[发明专利]减少等离子体引起的损坏的工艺有效
| 申请号： | 201880066193.7 | 申请日： | 2018-09-27 |
| 公开（公告）号： | CN111316421B | 公开（公告）日： | 2023-07-18 |
| 发明（设计）人： | 李建恒;赵来;翟羽佳;崔寿永 | 申请（专利权）人： | 应用材料公司 |
| 主分类号： | H01L21/786 | 分类号： | H01L21/786;H01L29/66;H01L21/02;H01L21/285;H01L21/768 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国;赵静 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本文所描述的实施方式提供了薄膜晶体管(TFT)和工艺以减少在TFT中的等离子体引起的损坏。在一个实施方式中，缓冲层设置在衬底上方，并且半导体层设置在所述缓冲层上方。栅介质层设置在所述半导体层上方。所述栅介质层在界面处接触所述半导体层。栅电极204设置在所述栅介质层上方。所述栅介质层具有约5e |
||
| 搜索关键词： | 减少 等离子体 引起 损坏 工艺 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于应用材料公司，未经应用材料公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880066193.7/，转载请声明来源钻瓜专利网。
- 上一篇：可固化组合物、由其制得的制品，及其制造和使用方法
- 下一篇：连接器
- 同类专利
- 一种冗余通孔添加方法-202011327870.1
- 李佳佳;曹云;魏芳 - 上海华力集成电路制造有限公司
- 2020-11-24 - 2023-08-15 - H01L21/786
- 本发明提供一种冗余通孔添加方法，选择版图中仅包含单通孔的上下金属层重叠区域添加冗余通孔形成双冗余通孔；进行设计规则检查并删除违反设计规则的冗余通孔；对未添加冗余通孔的上下金属层重叠区域添加冗余通孔形成矩形冗余通孔；设计规则检查并删除违反设计规则的冗余通孔；进行长度可变的矩形冗余通孔添加并进行设计规则检查，删除违反设计规则的长度可变的矩形冗余通孔，将满足设计规则的长度可变的矩形冗余通孔作为候选冗余通孔；若原始单通孔只能在一个方向添加长度可变的矩形冗余通孔，则输出该方向的长度可变的矩形冗余通孔；若横向和纵向两个方向均允许添加长度可变的矩形冗余通孔，则输出长度可变的矩形冗余通孔中长度较长的一个。
- 减少等离子体引起的损坏的工艺-201880066193.7
- 李建恒;赵来;翟羽佳;崔寿永 - 应用材料公司
- 2018-09-27 - 2023-07-18 - H01L21/786
- 本文所描述的实施方式提供了薄膜晶体管(TFT)和工艺以减少在TFT中的等离子体引起的损坏。在一个实施方式中，缓冲层设置在衬底上方，并且半导体层设置在所述缓冲层上方。栅介质层设置在所述半导体层上方。所述栅介质层在界面处接触所述半导体层。栅电极204设置在所述栅介质层上方。所述栅介质层具有约5e
- 半导体结构及其形成方法-202011210099.X
- 马慧琳 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2020-11-03 - 2022-05-06 - H01L21/786
- 本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括堆叠的第一晶圆和第二晶圆以及贯穿所述第二晶圆并电连接所述第一晶圆中的第一再布线层的硅通孔，所述第二晶圆中形成有第二金属连线层；介质层，位于所述第二晶圆表面；第二再布线层，位于所述介质层中，所述第二再布线层的第一部分电连接所述硅通孔，所述第二再布线层的第二部分位于所述第二金属连线层上方；第二通孔，位于所述第二布线层的第二部分下方且电连接所述第二再布线层的第二部分，所述第二通孔不与所述第二金属连线层直接相连；第三通孔，位于所述第二通孔下方且电连接所述第二金属连线层和所述第二通孔。
- 薄膜晶体管、显示器设备及薄膜晶体管的制备方法-201680049277.0
- 陈小明 - 深圳市柔宇科技股份有限公司
- 2016-12-30 - 2022-03-29 - H01L21/786
- 提供一种薄膜晶体管、其制作方法及显示器设备。薄膜晶体管包括基底(101)、半导体层(10)、源极(20)、漏极(30)和栅极(50)、绝缘层(40)和多个悬空电极(60)。半导体层(10)形成在基底(101)上，半导体层(10)的两端分别形成有第一掺杂区域(11)，源极(20)与漏极(30)分别对应设置在第一掺杂区(11)域上，栅极(50)设置在源极(20)与漏极(30)之间。栅极(50)与漏极(30)之间的半导体层(10)形成偏移区域，偏移区域上间隔地形成有多个第二掺杂区域(12)。绝缘层(40)遮盖在偏移区域未形成有第二掺杂区域(12)的区域，多个悬空电极(60)对应设置于绝缘层(40)。第二掺杂区域的设置，有利于改善薄膜晶体管的电流驱动能力。
- 一种传感器的划切方法-201910935117.1
- 巩向辉;吴其勇;付博 - 潍坊歌尔微电子有限公司
- 2019-09-29 - 2021-12-31 - H01L21/786
- 本发明公开了一种传感器的划切方法，包括基板和设置在基板上呈矩阵排列的多个传感器；所述划切方法包括：将所述基板贴装在衬底上；将保护膜粘接在所述多个传感器的顶部；所述保护膜包括胶带层和贴装在胶带层第一表面上的保护层，所述胶带层的第二表面上通过模切的方式形成有多个功能区，每个功能区的两侧具有切口，相邻的两个功能区之间为间隔区，所述多个功能区分别对应的粘接在所述多个传感器的顶部；将所述保护层从所述胶带层上剥离；将所述胶带层上的多个功能区分离；对所述基板进行划切；将所述传感器顶部粘接的功能区去除。
- 薄膜晶体管及其制造方法以及包括其的有机发光显示装置-201711475746.8
- 裵钟旭;张容豪 - 乐金显示有限公司
- 2017-12-29 - 2021-11-12 - H01L21/786
- 公开了薄膜晶体管及其制造方法以及包括其的有机发光显示装置，其中，即使不将源电极连接至驱动晶体管的底栅电极，也可以增强驱动晶体管的驱动稳定性。薄膜晶体管包括N型半导体层、在N型半导体层上的P型半导体层、在P型半导体层上的第一栅电极、在第一栅电极和P型半导体层之间的栅极绝缘层、连接至P型半导体层的第一侧的第一源电极、以及连接至P型半导体层的第二侧的第一漏电极。
- 半导体结构及其形成方法-201710213163.1
- 梁金娥 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-04-01 - 2020-11-03 - H01L21/786
- 一种半导体结构及其形成方法，形成方法包括：形成贯穿介质层且露出源漏掺杂区表面的第一通孔；形成贯穿介质层且露出栅极结构顶部的第二通孔；在第一通孔底部和侧壁、以及第二通孔底部和侧壁沉积盖帽层；对第一通孔底部以及第二通孔底部进行第一清洗处理，去除位于第一通孔底部以及第二通孔底部的盖帽层；在第一清洗处理之后，对第一通孔底部露出的源漏掺杂区以及第二通孔底部露出的栅极结构进行第二清洗处理；在进行所述第二清洗处理之后，在所述第一通孔底部和侧壁、以及第二通孔底部和侧壁以及介质层顶部上形成金属层；对所述金属层进行退火处理，将位于所述源漏掺杂区上的金属层转化为金属硅化物层。本发明改善了形成的半导体结构的电学性能。
- 半导体结构及其形成方法-201910359224.4
- 张海洋;纪世良 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-04-30 - 2020-10-30 - H01L21/786
- 一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构上的绝缘盖帽层以及位于栅极结构之间衬底上的源漏连接层，源漏连接层的顶面低于绝缘盖帽层的顶面；在绝缘盖帽层上形成刻蚀停止层；在源漏连接层上形成源漏介电层；采用第一刻蚀工艺去除源漏连接层上的源漏介电层，形成第一开口；在第一刻蚀工艺中，绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率，且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率；在第一开口中形成源漏接触孔插塞。形成第一开口的过程中，刻蚀停止层不容易被刻蚀去除，降低了源漏接触孔插塞与栅极结构发生桥接的概率，优化了半导体结构的电学性能。
- 用于制造半导体器件的方法-201811365763.0
- A.莫泽;M.达伊内塞;M.金勒;H-J.舒尔策 - 英飞凌科技股份有限公司
- 2018-11-16 - 2019-05-24 - H01L21/786
- 用于制造半导体器件的方法包括提供具有第一侧的单晶半导体基板（10）；在半导体基板（10）中第一侧处形成多个凹槽结构（12a）；利用介电材料填充凹槽结构（12a）以在凹槽结构（12a）中形成介电岛（12）；在半导体基板（10）的第一侧上形成半导体层（13）以覆盖介电岛（12）；以及使半导体层（13）经受加热处置并使半导体层（13）再结晶。再结晶半导体层的晶体结构适配于半导体基板的晶体结构。半导体基板（10）和半导体层（13）一起形成具有介电岛（12）的复合晶圆，所述介电岛（12）至少部分地埋在复合晶圆的半导体材料中。
- 一种薄膜晶体管像素单元及其制造方法-201210362112.2
- 顾寒昱;曾章和 - 上海天马微电子有限公司
- 2012-09-25 - 2014-03-26 - H01L21/786
- 本发明提供一种薄膜晶体管像素单元及其制造方法，所述薄膜晶体管像素单元包括：位于衬底上的多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；位于所述多晶硅图形上的栅极绝缘层；其特征在于，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域，并且，所述第一区域的厚度大于第二区域的厚度。本实施例提供的薄膜晶体管像素单元可具备较好的薄膜晶体管器件特性，同时存储电容值较高，可良好的维持一帧画面的显示，提高了显示装置的性能，减小了薄膜晶体管像素单元的设计限制。
- 一种发光二极管外延片和管芯及其制作方法-200910215397.5
- 火东明;胡红坡;谢春林;张旺 - 比亚迪股份有限公司
- 2009-12-31 - 2011-07-06 - H01L21/786
- 本发明提出一种发光二极管外延片和管芯及其制作方法，该方法在第一生长面的有源区发光层上下，各加入一个非掺杂层，从而在第二生长面生长发光二极管结构时阻止了掺杂原子向有源区发光层的扩散。本发明充分利用了衬底的两个表面生长发光二极管，起到了节约衬底的作用。双面发光二极管芯片封装后，一个芯片具有的两个发光二极管结构，可以实现颜色范围调节。
- 半导体器件及制造该器件的方法-200910000507.6
- 郑璲钰 - 海力士半导体有限公司
- 2009-01-14 - 2010-06-09 - H01L21/786
- 本发明公开了一种半导体器件及制造该器件的方法，该半导体器件具有增强的浮体，该制造方法用于提高器件的操作稳定性。该方法包括在绝缘体上硅上沉积鳍形结构；形成覆盖鳍形结构的栅极图案；以及在从栅极图案的两侧露出的绝缘体上硅中形成传导区域以分隔每个晶体管的浮体。
- 新型场效应晶体管和制造方法-200380104209.2
- 罗伯特·乔;道格拉斯·巴雷吉;金本义 - 英特尔公司
- 2003-10-31 - 2006-01-04 - H01L21/786
- 本发明是一种新型场效应晶体管，其具有由形成在绝缘衬底上的窄带隙半导体膜形成的沟道区。在窄带隙半导体膜上形成栅极电介质层。然后在栅极电介质上形成栅极电极。由宽带隙半导体膜或金属形成的一对源极区/漏极区形成在所述栅极电极的相对侧上并与窄带隙半导体膜相邻。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
