[发明专利]三维存储器及其操作方法在审
| 申请号： | 201710645400.1 | 申请日： | 2017-08-01 |
| 公开（公告）号： | CN109326604A | 公开（公告）日： | 2019-02-12 |
| 发明（设计）人： | 陈江宏;蔡耀庭;洪文;廖祐楷 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L27/11548 | 分类号： | H01L27/11548;H01L27/11551 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种三维存储器及其操作方法，包括：衬底、多条源极线、多个隔离结构、多条漏极线、多个位线、多个电荷存储结构以及多个导体层。源极线位于衬底上。隔离结构分别位于源极线之间，以电性隔离源极线。漏极线位于源极线上。漏极线与源极线的延伸方向不同。位线自源极线延伸至漏极线。电荷存储结构分别围绕位线。导体层分别覆盖沿各源极线排列的电荷存储结构的表面。 | ||
| 搜索关键词： | 源极线 漏极线 电荷存储结构 三维存储器 隔离结构 导体层 衬底 极线 位线 电性隔离 个位 延伸 条源 自源 覆盖 | ||
【主权项】：
1.一种三维存储器，其特征在于，包括：多条源极线，位于衬底上；多个隔离结构，分别位于所述源极线之间，以电性隔离所述源极线；多条漏极线，位于所述源极线上，其中所述漏极线与所述源极线的延伸方向不同；多个位线，自所述源极线延伸至所述漏极线；多个电荷存储结构，分别围绕所述位线；以及多个导体层，分别覆盖沿各所述源极线排列的所述电荷存储结构的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710645400.1/，转载请声明来源钻瓜专利网。
- 上一篇：三维半导体存储器件及其制造方法
- 下一篇：垂直存储器件
- 同类专利
- 半导体存储装置-201510098097.9
- 渡边胜好;中村三昌;松浦永悟 - 东芝存储器株式会社
- 2015-03-05 - 2019-11-08 - H01L27/11548
- 本发明的实施方式可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底；存储器；键合线，将布线衬底与存储器电连接；存储器控制器；及绝缘树脂层。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。
- 三维存储器件及其制造方法-201880002790.3
- 肖莉红;霍宗亮 - 长江存储科技有限责任公司
- 2018-12-07 - 2019-10-01 - H01L27/11548
- 提供了一种用于形成3D存储器件的方法。所述方法包含：在衬底中形成多个混合浅沟槽隔离结构；在所述衬底上形成交替电介质堆叠体，所述交替电介质堆叠体包括多个电介质层对，所述多个电介质层对中的每一个均包含第一电介质层和与所述第一电介质层不同的第二电介质层；在所述交替电介质堆叠体中形成多个沟道结构；形成缝隙，所述缝隙垂直穿过所述交替电介质堆叠体并在水平方向上延伸，以划分所述多个沟道结构并暴露一行所述混合浅沟槽隔离结构；经所述缝隙以多个栅极结构替代所述交替电介质堆叠体中的所述第二电介质层；形成填充所述缝隙的间隔墙；以及形成多个阵列共源极接触部，所述多个阵列共源极接触部中的每一个均与对应的混合浅沟槽隔离结构电接触。
- 半导体器件及其制造方法-201410266073.5
- 李起洪;皮昇浩;白知娟 - 爱思开海力士有限公司
- 2014-06-13 - 2019-08-09 - H01L27/11548
- 一种半导体器件包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中切口形成在第一导电层之下，并且第一导电层中的每个包括被第一导电层覆盖的第一区和从第一区延伸的第二区；接触焊盘，与相应的第一导电层的第二区耦接；以及内衬层，形成在接触焊盘上并且填充切口。
- 半导体器件及制备方法、半导体器件的测试结构及方法-201510056613.1
- 张金霜;李绍斌;邹陆军 - 中芯国际集成电路制造（上海）有限公司
- 2015-02-03 - 2019-07-26 - H01L27/11548
- 本发明涉及一种半导体器件及制备方法、半导体器件的测试结构及方法。所述测试结构包括半导体衬底；浮栅，位于所述半导体衬底上；浮栅极氧化物，位于所述半导体衬底和所述浮栅之间；控制栅，位于所述浮栅上；第一终端，与所述半导体衬底连接；第二终端，与所述控制栅电连接；第三终端，与露出的所述浮栅电连接。本发明所述测试结构和方法的优点在于：(1)可以通过在线WAT测试来监控周围区器件的所述浮栅和控制栅之间的界面层。(2)当所述周围区器件的所述浮栅和控制栅之间存在界面层，本发明所述检测结构仍可以准确的检测到栅极氧化物的电容‑电流曲线，并且反馈得到准确的栅极氧化物的厚度。
- 形成三维存储器件的栅极隔槽的方法及其使用的光掩模-201810326803.4
- 许波;严萍;杨川;高晶;丁蕾;张森;刘力恒 - 长江存储科技有限责任公司
- 2018-04-12 - 2019-06-11 - H01L27/11548
- 本发明涉及一种形成三维存储器件的栅极隔槽的方法及其使用的光掩模。形成三维存储器件的栅极隔槽的方法包括如下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构上具有沟道孔阵列；使用光掩模对所述半导体结构进行光刻，其中所述光掩模具有用于形成一个或多个栅极隔槽的一条或多条线条，所述一条或多条线条中的至少一线条向所述光掩模的中心弯曲；以及刻蚀所述半导体结构以形成所述一个或多个栅极隔槽。本发明可以使得栅极隔槽和与其相邻的每行沟道孔中各个沟道孔的距离趋于一致，降低三维存储器件的漏电风险。
- 半导体器件及其制造方法-201810827868.7
- 李起洪;皮昇浩;白知娟 - 爱思开海力士有限公司
- 2014-06-13 - 2019-03-01 - H01L27/11548
- 一种半导体器件包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中切口形成在第一导电层之下，并且第一导电层中的每个包括被第一导电层覆盖的第一区和从第一区延伸的第二区；接触焊盘，与相应的第一导电层的第二区耦接；以及内衬层，形成在接触焊盘上并且填充切口。
- 三维存储器及其操作方法-201710645400.1
- 陈江宏;蔡耀庭;洪文;廖祐楷 - 华邦电子股份有限公司
- 2017-08-01 - 2019-02-12 - H01L27/11548
- 本发明提供一种三维存储器及其操作方法，包括：衬底、多条源极线、多个隔离结构、多条漏极线、多个位线、多个电荷存储结构以及多个导体层。源极线位于衬底上。隔离结构分别位于源极线之间，以电性隔离源极线。漏极线位于源极线上。漏极线与源极线的延伸方向不同。位线自源极线延伸至漏极线。电荷存储结构分别围绕位线。导体层分别覆盖沿各源极线排列的电荷存储结构的表面。
- 存储器结构-201820884255.2
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-06-08 - 2018-12-21 - H01L27/11548
- 本实用新型提供一种存储器结构，包括：半导体衬底，形成有浅沟槽隔离结构，半导体衬底内隔离出若干个间隔排布的有源区；若干个平行间隔排布的字线，位于半导体衬底内；若干个平行间隔排布的位线，位于半导体衬底上；位线包括叠层结构及位于叠层结构外侧的侧墙结构；若干个导电栓塞，位于位线之间；导电栓塞包括第一导电栓塞及第二导电栓塞；绝缘隔离结构，位于第一导电栓塞与第二导电栓塞之间；绝缘隔离结构及侧墙结构均为包括氧化硅层及氮化硅层复合层结构。本实用新型可以有效降低漏电流及寄生电容，从而在保证存储器结构性能的前提下增加作为存储单元节点的导电栓塞及位线的宽度，进而显著降低导电栓塞的接触电阻及存储器结构的性能。
- 存储器结构及其制备方法、存储器的测试方法-201710134368.0
- 金钟俊;潘锋;李钟硕;吕震宇;李勇娜;宋立东;金允哲;杨伟毅;杨士宁 - 长江存储科技有限责任公司
- 2017-03-08 - 2018-10-12 - H01L27/11548
- 本申请实施例公开了一种存储器结构及其制备方法，在该存储器结构中至少部分所述导电凸块、所述TAC、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及所述字线连接之间形成电连接；和/或；至少部分所述导电凸块、所述TAC、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及所述位线连接之间形成电连接。如此，测试信号能够在上述电连接的结构之间进行传输，因此，利用上述电连接的结构能够对存储器结构进行测试。基于此，本申请实施例还公开了一种存储器结构的测试方法。
- 用于防止存储器件的氧化物损害和残留物污染的方法-201510324161.0
- 吴常明;庄学理;刘世昌 - 台湾积体电路制造股份有限公司
- 2015-06-12 - 2018-10-12 - H01L27/11548
- 本发明涉及一种形成集成电路的方法。在一些实施例中，通过下列步骤来执行该方法：在衬底上方图案化第一掩蔽层，以在存储器单元区域处具有多个第一开口，并且在边界区域处具有多个第二开口。在多个第一开口内形成多个第一介电体，并且在多个第二开口内形成多个第二介电体。在第一掩蔽层以及多个第一介电体和多个第二介电体上方形成第二掩蔽层。去除位于存储器单元区域处的第一和第二掩蔽层，并且形成第一导电层，以填充多个第一介电体之间的凹槽。平坦化工艺降低了第一导电层的高度，并且去除了边界区域上方的第一导电层。本发明涉及用于防止存储器件的氧化物损害和残留物污染的方法。
- 包括应力消除区域的半导体存储器件-201810171709.6
- 黄盛珉;尹壮根;任峻成 - 三星电子株式会社
- 2018-03-01 - 2018-09-14 - H01L27/11548
- 提供了半导体存储器件。一种半导体存储器件包括存储单元区域和在存储单元区域的一部分上的绝缘体。该半导体存储器件包括在绝缘体中并且在存储单元区域与半导体存储器件的另一区域之间的应力消除材料。
- 半导体装置及其制造方法-201210466154.0
- 李起洪;皮昇浩;文成益 - 爱思开海力士有限公司
- 2012-11-16 - 2017-07-28 - H01L27/11548
- 一种半导体装置包括单元结构；在单元结构的一侧形成的n个第一焊盘结构，并且每个第一焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级；以及在单元结构的另一侧形成的n个第二焊盘结构，每个第二焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数，并且第一焊盘结构和第二焊盘结构具有高度不同的非对称的台阶形式。
- 分栅式闪存结构制造方法以及分栅式闪存结构-201210061102.5
- 顾靖 - 上海华虹宏力半导体制造有限公司
- 2012-03-09 - 2017-03-08 - H01L27/11548
- 本发明提供了一种分栅式闪存结构制造方法以及分栅式闪存结构。根据本发明的分栅式闪存结构制造方法包括在半导体衬底上布置间隔设置的源极区域和漏极区域；在半导体衬底上布置第一多晶硅层；在半导体衬底上布置第二多晶硅层；在所述第一控制栅和所述第二控制栅上分别并排地布置第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；刻蚀所述第二多晶硅层以形成第一控制栅和第二控制栅；在所述第一隔离区、所述第二多晶硅层上以及所述第二隔离区、所述第二多晶硅层上分别生长第一氮化硅层和第二氮化硅层；在第一氮化硅层和第二氮化硅层上生长第一中间氧化层和第二中间氧化层；利用所述第一中间氧化层和所述第二中间氧化层作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅和第二浮栅；去除第一中间氧化层和第二中间氧化层。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
