[发明专利]下电极的制作方法在审
| 申请号： | 201710063727.8 | 申请日： | 2017-02-03 |
| 公开（公告）号： | CN108389848A | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 林哲平;詹电鍼;詹书俨;许启茂;邹世芳 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L21/8242;H01L21/8244 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种下电极的制作方法，包含首先提供一介电层，然后进行一原子层沉积制作工艺以形成一下电极材料层于介电层上，之后进行一氧化制作工艺，部分氧化下电极材料层，被氧化的下电极材料层转化成一氧化层，未被氧化的下电极材料层成为一下电极，下电极的上表面包含多个丘陵状轮廓，最后移除氧化层。 | ||
| 搜索关键词： | 下电极材料层 下电极 氧化制作工艺 电极材料层 移除氧化层 原子层沉积 制作工艺 电极 介电层 上表面 氧化层 电层 制作 丘陵 转化 | ||
【主权项】：
1.一种下电极的制作方法，包含：提供一介电层；进行一原子层沉积制作工艺以形成一下电极材料层于该介电层上；进行一氧化制作工艺，部分氧化该下电极材料层，被氧化的该下电极材料层转化成一氧化层，未被氧化的该下电极材料层成为一下电极，该下电极的一上表面包含多个丘陵状轮廓；以及移除该氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710063727.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 电容器-201811450901.5
- 陈晞白 - 联发科技股份有限公司
- 2018-11-30 - 2019-11-05 - H01L23/64
- 本发明公开一种电容器，包括：基板；下屏蔽板，设置在所述基板上并与所述基板的主表面平行；上屏蔽板，位于所述下屏蔽板上方并与所述下屏蔽板平行；以及中间板，设置在所述下屏蔽板和所述上屏蔽板之间，其中所述中间板包括：沿第一方向延伸的两个相互平行的第一连接杆，沿第二方向延伸并在所述两个相互平行的第一连接杆之间的第一指状物，以及与所述第一连接杆和所述第一指状物间隔开的电极条；其中所述电极条由所述第一连接杆和所述第一指状物围绕。利用上屏蔽板和下屏蔽板保护位于上屏蔽板和下屏蔽板之间的中间板中的电容，从而防止干扰，以及降低寄生电容。
- 一种集成MIM电容器及其制造方法-201910622867.3
- 戴世元 - 南通沃特光电科技有限公司
- 2019-07-11 - 2019-11-05 - H01L23/64
- 本发明提供了一种集成MIM电容器及其制造方法，在衬底开槽填充的方式形成下极板，任何进行刻蚀填充高k材料，可以实现电容值的增大，且得到了Q值较高的垂直型MIM电容器结构；本发明还同时实现了集成电路和MIM电容器的背金工艺，实现了双面电极的引出，便于后续封装。
- 一种具有电容组件的集成电路封装结构及其封装方法-201910627490.0
- 戴世元 - 南通沃特光电科技有限公司
- 2019-07-12 - 2019-11-05 - H01L23/64
- 本发明提供了一种具有电容组件的集成电路封装结构及其封装方法，本发明利用单独的电容组件模块进行集成封装，不但可以减小封装的尺寸，同时提高了封装的灵活性，降低了成本；同时，封装时，使得衬底垂直于再分布层结构，可以减小两者不同的热膨胀系数而导致的应力翘曲，同时也能够保护第一芯片。
- 半导体装置的形成方法-201710166573.5
- 陈宏豪;张哲诚;陈文栋;刘又诚;曾鸿辉 - 台湾积体电路制造股份有限公司
- 2017-03-20 - 2019-11-05 - H01L23/64
- 提供一种方法，包含形成电容，其包含沉积底电极层、沉积电容绝缘层于底电极层上、沉积顶电极层于电容绝缘层上，以及沉积介电层于顶电极层上。以制程气体蚀刻介电层，直到露出顶电极层。在蚀刻介电层时，介电层具有第一蚀刻速率，顶电极层具有第二蚀刻速率，且第一蚀刻速率与第二蚀刻速率的比例高于约5.0。
- 一种大像元图像传感器中嵌入高密度叠层电容的结构-201910659197.2
- 张磊;胡涛;田志;王奇伟;陈昊瑜 - 上海华力微电子有限公司
- 2019-07-22 - 2019-11-01 - H01L23/64
- 本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，包括：有源区；位于该有源区中的光电二极管；光电二极管的上方的第一层间电介质；光电二极管上方的第一层间电介质中设有转移管；光电二极管两侧的区域为沟槽隔离区域；沟槽隔离区域设有叠层电容；叠层电容通过金属通孔接出。利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，解决了大电容与芯片面积不兼容的矛盾。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
- 变压器-201610942121.7
- 王西宁;程仁豪;周之蒋;高金凤 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-11-01 - 2019-11-01 - H01L23/64
- 一种变压器，包括：衬底；第一线圈结构，包括：第一单层线圈以及第一叠层线圈；第二线圈结构，包括：第二单层线圈以及第二叠层线圈。本发明技术方案可以通过垂直所述衬底表面方向上，所述第一单层线圈和所述第二单层线圈之间实现。所以本发明技术方案能够有效的增加所述第一线圈结构和所述第二线圈结构之间电磁耦合的面积，从而提供电磁耦合效率。在相同的耦合要求情况下，本发明技术方案可以减少所述第一叠层线圈和所述第二叠层线圈的数量，从而能够有效的减小所述第一线圈结构和所述第二线圈结构的面积，减小所述变压器面积。
- 半导体器件-201611255455.3
- 谢盛祺;洪志斌 - 日月光半导体制造股份有限公司
- 2016-12-30 - 2019-10-29 - H01L23/64
- 本发明提供一种半导体器件，其包含一衬底以及在所述衬底上的至少一个电感器。所述电感器包括：彼此互相分离的多个顶部；彼此互相分离的多个底部；以及多个彼此分离的侧部，每个侧部在所述顶部中之一者和所述底部中之一者之间延伸。
- 一种ESD器件串联电阻的电阻结构-201711155427.9
- 李伊珂;李涅 - 清华四川能源互联网研究院
- 2017-11-20 - 2019-10-25 - H01L23/64
- 本发明提供了一种ESD器件串联电阻的电阻结构，把多晶硅电阻分成N个小部分，每一小部分均通过各自对应的Contact和Via连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；利用金属铝的热容特性，巧妙利用现有结构，在通过同样的ESD电流而导致发热时，不会导致电阻被损坏，同时，能大大缩小ESD器件所在电路整体尺寸。
- 具有槽的金属板上的集成扇出线圈-201611135645.1
- 王垂堂;陈韦廷;陈颉彦;蔡豪益;曾明鸿;郭鸿毅;余振华 - 台湾积体电路制造股份有限公司
- 2016-12-09 - 2019-10-25 - H01L23/64
- 本发明的实施例涉及具有槽的金属板上的集成扇出线圈。本发明实施例揭示一种结构，其包含囊封材料和包含贯穿导体的线圈。所述贯穿导体在所述囊封材料中，其中所述贯穿导体的顶面与所述囊封材料的顶面共面，且所述贯穿导体的底面与所述囊封材料的底面共面。金属板下伏于所述囊封材料。槽在所述金属板中且塡充有介电材料。所述槽具有与所述线圈重叠的部分。
- 电感结构及其制作方法-201910644320.3
- 孔蔚然;钱文生 - 上海华虹宏力半导体制造有限公司
- 2019-07-17 - 2019-10-18 - H01L23/64
- 本发明涉及电感结构及其制作方法，涉及半导体集成电路设计，通过在集成电感的下方设计由半导体衬底与柱状半导体形成的交替排列结构，其中柱状半导体的导电类型与半导体衬底的导电类型相反，以使柱状半导体与半导体衬底形成PN节，且通过设计柱状半导体的宽度以及柱状半导体之间的间距，保证半导体衬底在零偏压下或适当反偏压下均可被导电类型相反的柱状半导体全部耗尽，如此形成的电感结构能大幅度减少电感在高频下的涡流，减小涡流损耗，且能提高电感Q值。
- 基于高K介质膜层结构的电容器-201810355293.3
- 不公告发明人 - 长鑫存储技术有限公司
- 2017-02-24 - 2019-10-18 - H01L23/64
- 本发明提供一种基于高K介质膜层结构的电容器，基于高K介质膜层结构的电容器包括具有接触孔的绝缘层，接触孔覆盖于下电极的表面并显露下电极；基于高K介质膜层结构的电容器具有至少一个剖面为U型的下极板，下极板的底部填充接触孔且与下电极连接；基于高K介质膜层结构的电容器的高K介质膜层结构及上极板与下电极通过绝缘层间隔。本发明的基于高K介质膜层结构的电容器不仅可以利用多组高K介质循环结构获得更大的电荷储存容量，还可以有效降低漏电流；具有更高的电容及更小的漏电流，有利于动态随机存取存储器刷新频率的降低，并提高动态随机存取存储器的数据保存能力。
- 集成电路及晶片-201821832101.5
- 金伯利·道恩·艾勒特 - 半导体元件工业有限责任公司
- 2018-11-08 - 2019-10-18 - H01L23/64
- 本申请涉及集成电路及晶片。在总的方面中，集成电路可包括在集成电路的第一末端部分中并且包括第一板和第二板的第一电容器，该第一电容器的第一板电耦合到地并且在集成电路的第一金属层内、电耦合到第一电容器的第二板的第一传输线，该第一传输线在集成电路的第二金属层内、在集成电路的第二末端部分中并且包括第一板和第二板的第二电容器，该第二电容器的第一板电耦合到地并且在集成电路的第一金属层内，以及电耦合到第二电容器的第二板的第二传输线，该第二传输线在集成电路的第二金属层中。
- 半导体装置结构-201610133564.1
- 林庭佑;涂祈吏 - 世界先进积体电路股份有限公司
- 2016-03-09 - 2019-10-11 - H01L23/64
- 本发明提供半导体装置结构，其包含半导体基底，内金属层设置于半导体基底上，顶部金属层设置于内金属层上，顶部金属层具有第一部分及第二部分，其中第一部分完全覆盖内金属层，第二部分围绕第一部分，且第一部分与第二部分隔开，以及钝化层设置于顶部金属层上，其中钝化层具有挖空图案，以露出顶部金属层。本发明半导体装置结构的钝化层具有各种挖空图案的布局方式，这些布局方式减少钝化层所带来的压力，且顶部金属层设置于钝化层的挖空图案区的下方，能达到保护下方元件的效果。此外，以条状、片状或环状来设计顶部金属层的布局来作为钝化层与半导体基底间的缓冲结构，亦可减少在后段工艺中产生不等向的压力，避免下层的元件产生压阻效应。
- 半导体装置及其制造方法-201910226930.1
- 鹰巢博昭 - 艾普凌科有限公司
- 2019-03-25 - 2019-10-08 - H01L23/64
- 本发明涉及半导体装置及其制造方法。薄膜电阻体(200)具有高电阻区(100)和形成于其两端的低电阻区(103)。高电阻区(100)由第一高电阻区(101)和第二高电阻区(102)构成，与形成为矩形的第二高电阻区(102)的短边方向(第一方向)的两侧相接触地形成有第一高电阻区(101)。在与短边方向垂直的长边方向(第二方向)上，第一高电阻区(101)和第二高电阻区具有相同的长度，第一高电阻区(101)的长度方向的两端面和第二高电阻区(101)的长度方向的两端面形成同一平面。
- 电子元件的封装装置-201920429791.8
- 张崑田 - 智慧电子科技股份有限公司
- 2019-04-01 - 2019-10-08 - H01L23/64
- 一种电子元件的封装装置，包含至少一封装座及至少一线圈元件，该封装座内部设有至少一容置槽，以供该线圈元件纳置固定，该容置槽两端分别设有至少一整线槽，以分别供该线圈元件两端的至少一引出导线容置，该整线槽两端的两侧分别设有至少一对导引块，该导引块下端形成至少一定位隘口，以供卡掣固定该整线槽两端的线圈元件的引出导线的至少两个端点，让该线圈元件的引出导线容置于该整线槽内的区段可以被稳定固定整平，该封装座的两外侧端设有数个卡线槽，以供该线圈元件的两端引出导线的末端卡掣固定，以构成一具线圈元件两端引出导线多端点及区段固定与稳定整平的封装装置结构。
- 集成电路-201920056837.6
- F·F·维拉;M·莫里利;M·马彻西;S·D·马里亚尼;F·F·R·托亚 - 意法半导体股份有限公司
- 2019-01-14 - 2019-10-01 - H01L23/64
- 本公开的实施例涉及集成电路。一种集成电路，包括：半导体本体，包括前侧和背侧，并且被配置成支撑电子电路；埋置区域，被设置在半导体本体中，位于电子电路和背侧之间的位置处，埋置区域包括导电材料层和电介质层，其中电介质层被布置在导电材料层和半导体本体之间；以及导电路径，在埋置区域和前侧之间延伸，以形成用于电气接入导电材料层的路径。由此形成电容器，其中导电材料层提供电容器极板，并且电介质层提供电容器电介质。另一个电容器极板由半导体本体提供，或者由埋置区域中的另一导电材料层提供。
- 一种石墨烯电容及其制造方法-201810144592.2
- 崔金益 - 湖州一力电子有限公司
- 2018-02-12 - 2019-09-24 - H01L23/64
- 本发明提供了一种基于硅上绝缘层（SOI）衬底的石墨烯电容及其制作方法，其结构包括：绝缘层、上层氧化硅层、下层氧化硅层、上层石墨烯、下层石墨烯、上层石墨烯金属接触层、下层石墨烯金属接触层、上层金属通孔电极、下层金属通孔电极、上层金属凸块、下层金属凸块、上开口和下开口；基于硅上绝缘层（SOI）衬底通过晶圆键合将石墨烯封闭在器件内部，提高器件的质量和可靠性；该结构减少石墨烯电容器的寄生电容，提高电容的Q值，使其可以应用在高频电路中。
- 一种半导体MIM电容结构的制作方法及其结构-201611107924.7
- 王勇 - 厦门市三安集成电路有限公司
- 2016-12-06 - 2019-09-20 - H01L23/64
- 本发明公开了一种半导体MIM电容结构的制作方法及其结构，是在半导体组件上沉积第一金属层之后，通过光阻于第一金属层之上的部分形成显开窗口，沉积金属于显开窗口之内形成第二金属层，第二金属层是若干彼此间隔的分立结构或部分镂空的连续结构，且第二金属层与第一金属层共同构成第一电极板，然后再形成介质层和第二电极板，第二金属层的设置增大了电容面积，进而增大了电容量。本发明的方法可控性以及可设计好，适于工业化生产及实际应用。
- 制作电容器的方法-201710011359.2
- 陈界得;张峰溢;李甫哲 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-01-06 - 2019-09-17 - H01L23/64
- 本发明公开一种制作电容器的方法，包括提供基板与设置于基板上的第一蚀刻停止层；在第一蚀刻停止层上形成多条第一间隙壁；在第一间隙壁上依序形成有机层以及第二蚀刻停止层，其中有机层覆盖第一间隙壁；在第二蚀刻停止层上形成多条第二间隙壁，其中各第二间隙壁横跨第一间隙壁；将第二间隙壁的图案转移至有机层，以形成有机图案；以有机图案与第一间隙壁为掩模进行蚀刻制作工艺，以形成蚀刻停止图案并移除第二蚀刻停止层；将蚀刻停止图案转移至基板，以形成多个穿孔。
- 用以改善线圈和电感器的噪声隔离的旁路环-201610958193.0
- 智-涛·罗伯特·蔡;寇蒂斯·D·罗伯茨;莉莲·G·伦特 - 英特尔IP公司
- 2016-10-27 - 2019-08-27 - H01L23/64
- 公开了用以改善线圈和电感器的噪声隔离的旁路环。集成电路(IC)包括多个金属层；密封环，其被安排在IC边界周围并且被包括在多个金属层的至少一部分中；IC中所包括的第一线圈；以及旁路导线，其被包括在多个金属层的至少一个金属层中并且具有电耦合至密封环的至少第一终端和第二终端以在第一线圈周围形成旁路环。
- 高压电容结构及数字隔离装置-201810246574.5
- 郑俊一 - 富创微电子有限公司
- 2018-03-23 - 2019-08-23 - H01L23/64
- 本发明涉及一种高压电容结构，其包括电容，且电容包含基底、主动区域、场氧化层、介电层、保护层及金属层。主动区域设置于基底上或基底中。场氧化层设置于基底之上。介电层设置于主动区域及场氧化层之上。保护层设置于介电层之上。金属层设置于保护层之上。金属层及主动区域分别用作电容的第一电极及第二电极。主动区域位于介电层之下。一些实施例提出一种数字隔离装置，其包括至少一个高压隔离器，各高压隔离器包含如上述的高压电容结构。
- 电容元件和电容元件的制造方法-201811579957.0
- 小柳贵裕;留河优子;原田刚史;川岛良男 - 松下知识产权经营株式会社
- 2018-12-24 - 2019-08-23 - H01L23/64
- 本发明的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相向；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极接触。在所述第一电极中的与所述第一电极和所述电介质层的界面接触的第一部分、以及所述电介质层中的与所述界面接触的第二部分含有硅。沿着所述第一部分和所述第二部分的厚度方向的所述硅的浓度分布包含横切所述界面的凸部。
- 一种电容以及一种开关电源AC-DC电路-201710225227.X
- 周济明 - 上海莱狮半导体科技有限公司
- 2017-04-07 - 2019-08-23 - H01L23/64
- 本发明提供一种电容以及一种开关电源AC‑DC电路，应用于高耐压电路中，电容包括：所述电容由硅基底，第一绝缘层，金属导电层以及所述高耐压电路中任一引线框架的基板构成；所述硅基底的一面覆盖所述第一绝缘层，所述第一绝缘层上覆盖所述金属导电层；所述硅基底的另一面与所述基板连接；所述第一绝缘层的厚度是根据所述电容的耐压冲击值以及所述第一绝缘层的介电强度确定的。本发明实施例中提供的电容能够满足电路小型化的要求。
- 多层电容器的制造方法-201710552554.6
- 刘玮荪 - 上海华虹宏力半导体制造有限公司
- 2017-07-07 - 2019-08-23 - H01L23/64
- 本发明提出了一种多层电容器的制造方法，通过形成多层电容器的第一电极、第二电极和介电层，形成多个电容器层，减小了电容器的体积，再形成介质层以包裹住多层电容器，采用刻蚀的方法刻蚀层叠体一侧的第一电极，使层叠体这一侧的第一电极较第二电极短，采用刻蚀的方法刻蚀层叠体另一侧的第二电极，使层叠体这一侧的第二极较第一电极短，避免了刻蚀大量的沟槽和使用更多的掩模层，精简了工艺、提升了多层电容器的器件的性能。
- 栅极集成电阻结构和功率器件-201822086251.2
- 俞义长;戚丽娜;赵善麒 - 江苏宏微科技股份有限公司
- 2018-12-12 - 2019-08-20 - H01L23/64
- 本实用新型提供了一种栅极集成电阻结构和功率器件，其中，在衬底上开设的元胞区的多个横向沟槽均延长至电阻区，以在电阻区形成多个沟槽延长段，并在每个横向沟槽内沉积多晶硅，栅极集成电阻结构包括：在每个沟槽延长段内沉积的多晶硅段；从每个多晶硅段的第一端和第二端分别引出的接触孔；通过从每个多晶硅段的第一端引出的接触孔与该多晶硅段相连接的第一金属层；通过从每个多晶硅段的第二端引出的接触孔与该多晶硅段相连接的第二金属层。本实用新型制造工艺简单，成本较低，并且解决了此前不能制备沟槽型平坦化器件的栅极集成电阻的问题。
- 一种基于硅酸铪的金属氧化物半导体电容器件及制备方法-201910291852.3
- 方欲晓;赵春;赵策洲;杨莉 - 西交利物浦大学
- 2019-04-12 - 2019-08-16 - H01L23/64
- 本发明公开了一种基于硅酸铪的金属氧化物半导体电容器件及制备方法，包括下电极、基底、氧化物层和上电极；所述基底下部设置有下电极；所述基底上部设置有氧化物层；所述氧化物层上面设置有上电极；所述氧化物层为硅酸铪；制备具体步骤包括：a）清洗基底；b）制备氧化物薄膜；c）制备上电极和下电极层。本发明采用高介电常数材料硅酸铪制备半导体器件，具有较好的抗辐射性，满足了半导体器件需要长时间在辐射环境下稳定可靠工作的需求；减少了器件的功耗，在相同的等效厚度下，减少了器件的漏电；在提高抗辐射性的同时，其制备工艺与传统半导体工艺兼容，控制了制备成本。
- 半导体装置-201810154835.0
- 陈建桦;林弘毅;谢盛祺 - 日月光半导体制造股份有限公司
- 2018-02-23 - 2019-08-16 - H01L23/64
- 一种半导体装置封装，其包含载体、第一绝缘层、电容器元件、多个互连结构、多个基本上平行的顶部侧金属条以及多个基本上平行的底部侧金属条。所述第一绝缘层在所述载体上并且具有第一表面和邻近于所述载体且与所述第一表面相对的第二表面，所述第一绝缘层限定多个贯穿孔。所述电容器元件在所述第一绝缘层中，所述电容器元件包含顶部电极和底部电极。所述多个互连结构在所述贯穿孔内且形成为导电贯穿孔。所述多个基本上平行的顶部侧金属条在所述第一绝缘层的所述第一表面上。所述多个基本上平行的底部侧金属条在所述第一绝缘层的所述第二表面上。
- 具有埋置电容器的半导体裸片以及制造半导体裸片的方法-201910033479.1
- F·F·维拉;M·莫里利;M·马彻西;S·D·马里亚尼;F·F·R·托亚 - 意法半导体股份有限公司
- 2019-01-14 - 2019-07-23 - H01L23/64
- 本公开的实施例涉及具有埋置电容器的半导体裸片以及制造半导体裸片的方法。半导体本体包括前侧和背侧，并且被配置成支撑电子电路。埋置区域被设置在半导体本体中，位于电子电路和背侧之间的位置处。埋置区域包括导电材料层和电介质层，其中电介质层被布置在导电材料层和半导体本体之间。导电路径在埋置区域和前侧之间延伸，以形成用于电气接入导电材料层的路径。由此形成电容器，其中导电材料层提供电容器极板，并且电介质层提供电容器电介质。另一个电容器极板由半导体本体提供，或者由埋置区域中的另一导电材料层提供。
- 一种基于TSV的电感值可调的磁芯电感器-201910251154.0
- 王凤娟;屈晓庆;余宁梅 - 西安理工大学
- 2019-03-29 - 2019-07-23 - H01L23/64
- 本发明提供了一种基于TSV的电感值可调的磁芯电感器，包括二氧化硅基板c，二氧化硅基板c的上下表面均嵌有”回”字形磁芯，二氧化硅基板c上下表面分别设有二氧化硅基板a和二氧化硅基板b，二氧化硅基板c上设有若干硅通孔，若干硅通孔沿”回”字形磁芯的内圈和外圈排布，若干硅通孔对称设置在”回”字形磁芯的轴线的两侧，二氧化硅基板a下表面蚀刻有重布线层a和重布线层b，二氧化硅基板b上表面蚀刻有重布线层c和重布线层d，重布线层a和重布线层b位于若干硅通孔的上方，重布线层c和重布线层d位于若干硅通孔的下方，重布线层a与布线层c之间、重布线层b与重布线层d之间通过若干硅通孔连接。
- 包括电容器的半导体器件-201810971335.6
- 姜相列;曹圭镐;林汉镇;黄澈盛 - 三星电子株式会社
- 2018-08-24 - 2019-07-19 - H01L23/64
- 本公开提供了一种包括电容器的半导体器件。该半导体器件包括：在基板上的开关元件；在开关元件上的焊盘隔离层；导电焊盘，穿过焊盘隔离层并电连接到开关元件；绝缘图案，在焊盘隔离层上并具有比水平宽度大的高度；下电极，在绝缘图案的侧表面上并与导电焊盘接触；电容器电介质层，在下电极上并具有单晶电介质层和多晶电介质层，该单晶电介质层与该多晶电介质层相比相对靠近绝缘图案的侧表面；以及上电极，在电容器电介质层上。
- 专利分类
