[发明专利]半导体封装结构及其制造方法

摘要

本发明揭示一种半导体封装结构和制造方法。所述半导体封装结构包括第一介电层、第二介电层、组件、图案化导电层和至少两个导电通孔。所述第一介电层具有第一表面和与所述第一表面相对的第二表面。所述第二介电层具有第一表面和与所述第一表面相对的第二表面。所述第一介电层的所述第二表面附接于所述第二介电层的所述第一表面。所述第二介电层内的组件具有至少两个邻近所述第一介电层的所述第二表面的电触点。所述第一介电层内的所述图案化导电层邻近所述第一介电层的所述第一表面。所述导电通孔穿透所述第一介电层并且将所述电触点与所述图案化导电层电连接。

主权项

一种半导体封装结构，其包含：第一介电层，其具有第一表面和与所述第一表面相对的第二表面；第二介电层，其具有第一表面和与所述第一表面相对的第二表面，所述第一介电层的所述第二表面附接于所述第二介电层的所述第一表面；组件，其在所述第二介电层内，其包含至少两个电触点，所述电触点邻近所述第一介电层的所述第二表面；第一图案化导电层，其在所述第一介电层内并邻近所述第一介电层的所述第一表面；至少两个第一导电通孔，其穿透所述第一介电层并将所述电触点与所述第一图案化导电层电连接；第二导电通孔，其形成于所述第一介电层中，所述第二导电通孔具有顶表面和底表面，所述第二导电通孔从所述顶表面到所述底表面逐渐变窄，以使得所述顶表面的宽度大于所述底表面的宽度；以及第三导电通孔，其形成于所述第二介电层中，所述第三导电通孔具有顶表面和底表面，所述第三导电通孔从所述底表面到所述顶表面逐渐变窄，以使得所述顶表面的宽度小于所述底表面的宽度，所述第三导电通孔的所述顶表面接合于所述第二导电通孔的所述底表面；其中所述第三导电通孔的高度大于所述第二导电通孔的高度。