[发明专利]半导体存储器件有效

专利信息
申请号: 201410380778.X 申请日: 2014-08-05
公开(公告)号: CN104347110B 公开(公告)日: 2018-07-31
发明(设计)人: 小畑弘之 申请(专利权)人: 瑞萨电子株式会社
主分类号: G11C11/41 分类号: G11C11/41;G11C11/413
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 申发振
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供半导体存储器件,该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管,以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。
搜索关键词: 半导体 存储 器件
【主权项】:
1.一种半导体存储器件,包含:第一负载晶体管及第二负载晶体管,各自具有与第一供电线路连接的源极;第一驱动晶体管及第二驱动晶体管,各自具有与第二供电线路连接的源极;第一转移晶体管,具有与所述第一驱动晶体管的漏极连接的一个端子以及与第一位线连接的另一个端子;第二转移晶体管,具有与所述第二驱动晶体管的漏极连接的一个端子以及与第二位线连接的另一个端子;第一单元节点线,使所述第一负载晶体管的漏极、所述第一驱动晶体管的所述漏极、所述第二负载晶体管的栅极、所述第二驱动晶体管的栅极以及所述第一转移晶体管的所述一个端子相互连接;以及第二单元节点线,使所述第二负载晶体管的漏极、所述第二驱动晶体管的所述漏极、所述第一负载晶体管的栅极、所述第一驱动晶体管的栅极以及所述第二转移晶体管的所述一个端子相互连接,其中所述第一单元节点线和所述第一位线形成于不同的布线层内,并且在所述第一单元节点线和所述第一位线由上方观看时彼此重叠的部分处具有第一宽部,所述第二单元节点线和所述第二位线形成于不同的布线层内,并且在所述第二单元节点线和所述第二位线由上方观看时彼此重叠的部分处具有第二宽部,所述第一宽部被形成为具有比所述第一位线的其他部分的线宽更大的线宽,并且所述第二宽部被形成为具有比所述第二位线的其他部分的线宽更大的线宽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410380778.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种SOI单端口SRAM单元及其制作方法-201610008919.4
  • 陈静;何伟伟;伍青青;罗杰馨;王曦 - 中国科学院上海微系统与信息技术研究所
  • 2016-01-07 - 2018-09-25 - G11C11/41
  • 本发明提供一种SOI单端口SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三、第四NMOS晶体管组成。本发明的SRAM单元中,组成第一反相器及第二反相器的四个晶体管均采用L型栅,且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容,单元内部采用中心对称结构,不仅有利于MOS管的尺寸和阈值电压等匹配,还有利于形成阵列,方便全定制SRAM芯片。
  • 半导体存储器件-201410380778.X
  • 小畑弘之 - 瑞萨电子株式会社
  • 2014-08-05 - 2018-07-31 - G11C11/41
  • 本发明提供半导体存储器件,该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管,以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。
  • 基于交叉耦合密勒电容抗SEU加固的新型存储单元-201410084629.9
  • 王海滨;林善明;谢迎娟;单鸣雷;刘玉宏;刘翔 - 河海大学常州校区
  • 2014-03-10 - 2014-06-25 - G11C11/41
  • 本发明公开了一种基于交叉耦合密勒电容抗SEU加固的新型存储单元,包括存储单元,其特征在于:所述存储单元为DICE存储单元,所述DICE存储单元四个节点中的每两个节点之间设置有密勒电容。本发明的有益之处在于:在DICE存储单元的节点之间连接交叉耦合密勒电容,可以实现用较小的电容获得较大的电容。在电路尺寸上,密勒电容不会明显增加器件面积,可以满足集成电路尺寸越来越小的要求。交叉耦合密勒电容的增加提高了节点翻转的临界点电荷,降低了相同数量的收集电荷能够引起的节点电压的改变,增加了DICE存储单元两个反相器之间的反馈延时时间,提高了DICE存储单元多节点抗SEU加固能力,避免两个节点同时受到辐射影响可能发生反转现象。
  • 半导体存储装置-201180021805.9
  • 黑田直喜 - 松下电器产业株式会社
  • 2011-07-26 - 2013-02-13 - G11C11/41
  • 本发明提供一种半导体存储装置。其中具备与读出用位线及写入用位线对相连的存储器单元(1)和与读出用位线相连的数据放大器(2)。预充电电位重新设定电路(3)利用根据由数据放大器(2)放大后的存储器单元(1)的数据而对写入用位线对生成预充电电位的功能,将未被选择的写入用位线对的预充电电位设定为相当于存储器单元(1)的保持数据的电位关系。由此,可以防止写入时的未被选择存储器单元(1)的数据破坏,并且使动作高速化且实现小面积化。
  • 半导体存储器-201110309256.7
  • 赤堀旭 - 拉碧斯半导体株式会社
  • 2011-10-10 - 2012-05-09 - G11C11/41
  • 本发明涉及半导体存储器,该半导体存储器具有参考放大器和高速上升电路,该参考放大器按照表示激活的使能信号生成表示用于进行逻辑电平的判定的阈值的参考电压并将其经由参考电压供给线供给到读出放大器,该高速上升电路具有:第1FET,在使能信号表示非激活的情况下成为导通状态,将规定的第1电压施加在第1线;第2FET,在参考电压供给线的电压比栅极阈值电压高时为导通状态,将接地电位施加于上述第1线;第3FET,在使能信号表示激活的情况下为导通状态,输出第1电压;第4FET,在第1线处于接地电位的状态的期间为截止状态而在对第1线施加第1电压的情况下为导通状态,将从第3FET输出的第1电压供给到参考电压供给线。
  • 条件接收卡-201020663139.1
  • 张成根;顾中学 - 深圳国微技术有限公司
  • 2010-12-15 - 2011-06-29 - G11C11/41
  • 本实用新型涉及一种条件接收卡,其包括:CA核心模块、连接所述CA核心模块的存储控制模块和连接所述存储控制模块的存储设备。本实用新型提供的条件接收卡,在现有技术提供的条件接收卡上增加存储管理模块及存储设备,用于对主机发送至条件接收卡的原始传输流进行存储和回放控制,从而实现Time-shift和PVR功能。
  • 半导体存储装置-201080001345.9
  • 黑田直喜;山上由展 - 松下电器产业株式会社
  • 2010-02-03 - 2011-03-30 - G11C11/41
  • 本发明公开了一种半导体存储装置。该半导体存储装置包括第一及第二反相器(20、30)、互补金属氧化物半导体开关(40)、读出用金属氧化物半导体晶体管(51)以及金属氧化物半导体开关(52),该第一及第二反相器(20、30)通过使两者中的一方的输出端与另一方的输入端相互连接,来储存数据,该互补金属氧化物半导体开关(40)使第一反相器(20)的输入端与写入用位线(WBL)相连接,该读出用金属氧化物半导体晶体管(51)在栅极上连接有第一反相器(20)的输出端,该金属氧化物半导体开关(52)使该金属氧化物半导体晶体管(51)与读出用位线(RBL)相连接。第一及第二反相器(20、30)的大小互不相同,并且该第一及第二反相器(20、30)所连接的源极电源彼此不同。
  • 半导体存储装置-201080001275.7
  • 增尾昭;县泰宏 - 松下电器产业株式会社
  • 2010-02-03 - 2011-02-23 - G11C11/41
  • 本发明提供一种半导体存储装置。对于应用位线降压技术的存储器,在IO模块(2)中设置有:对针对存储器单元的列设置的第一位线(BL/NBL)的电位进行控制的第一晶体管(TR1)、和控制该第一晶体管(TR1)的第一逻辑门电路(LG1)。第一晶体管(TR1)的漏极或源极与第一逻辑门电路(LG1)的输入连接,并且第一晶体管(TR1)的栅极与第一逻辑门电路(LG1)的输出连接,第一晶体管(TR1)被脉冲驱动。并且,仅对一条位线(BL)连接数据读出电路(11)。
  • 半导体集成电路器件及其工作方法-201010003179.8
  • 小松成亘;山冈雅直;前田德章;森本薰夫;岛崎靖久 - 株式会社瑞萨科技
  • 2010-01-14 - 2010-07-21 - G11C11/41
  • 本发明提供一种半导体集成电路器件,其包括多条字线(wl[0]~)、多条位线(bt[0]、bb[0]~)、多个常规存储单元(MEMCELL)、存取控制电路(WD、CTRL)、多个读出放大器(SA)、第一和第二复制位线(rplbt[0]、[1])、第一和第二复制存储单元(RPLCELL)、第一和第二逻辑电路(INV0、1)。分别在第一和第二复制位线上连接第一和第二复制存储单元,在第一和第二复制位线(rplbt[0]、[1])上分别连接第一和第二逻辑电路(INV0、1)的输入,从第二逻辑电路的输出生成读出放大器使能信号(sae),该信号(sae)被提供给多个读出放大器(SA)。即使使用了复制位线的存储器的存储容量大容量化,也能减少读出放大器使能信号的生成定时的变化。
  • 半导体存储装置-200980100212.4
  • 小池刚 - 松下电器产业株式会社
  • 2009-02-27 - 2010-07-21 - G11C11/41
  • 本发明提供一种半导体存储装置。在存储单元(100)中,由开关用晶体管(31)、复位用晶体管(32)、输出布线驱动用晶体管(33)构成将读取位线(RBIT)作为输出布线的读取电路(30)。开关用晶体管(31)根据读取字线(/RWL0)的控制信号连接存储电路(10)的数据保持节点(MD)和控制线(DR)。复位用晶体管(32)根据复位控制信号(RST)对控制线(DR)进行复位。输出布线驱动用晶体管(33)具有与控制线(DR)连接的栅极、与读取位线(RBIT)连接的漏极、与接地电源连接的源极。
  • 用于SRAM的写操作中的灵敏放大器-200910203611.5
  • 吴瑞仁;陈彝梓 - 台湾积体电路制造股份有限公司
  • 2009-05-19 - 2010-07-07 - G11C11/41
  • 一种静态随机存取存储器(SRAM)电路结构,包括:一对互补的全局位线,和一对互补的局部位线。全局读/写电路连接到全局位线对,写操作中,被配置以将小摆幅信号写入到全局位线对。SRAM电路还包括第一多路复用器和第二多路复用器,每个多路复用器都具有第一输入和第二输入。第一多路复用器的第一输入和第二多路复用器的第一输入连接到全局位线对的不同位线上。灵敏放大器包括连接到第一多路复用器的输出的第一输入,和连接到第二多路复用器的输出的第二输入。灵敏放大器被设置以将小摆幅信号放大为全摆幅信号,然后在写操作中输出全摆幅信号到局部位线对。
  • 一种集成电路结构-200910203612.X
  • 刘逸群 - 台湾积体电路制造股份有限公司
  • 2009-05-19 - 2010-06-09 - G11C11/41
  • 一种集成电路结构包括字线、列选择线和锁存器。锁存器包括互补的第一存储节点和第二存储节点、和工作电压节点。控制电路连接在工作电压节点和锁存器之间。控制电路包括连接到字线的第一输入;和连接到列选择线的第二输入。当字线和列选择线都被选取时,控制电路将工作电路和锁存器连接起来;当字线和列选择线中至少一个未被选择时,控制电路断开工作电压节点和锁存器之间的连接。
  • 静态随机存储器及其形成与控制方法-200810149486.X
  • 张金峰;郑坚斌;张昭勇;姚其爽 - 秉亮科技(苏州)有限公司
  • 2008-09-18 - 2010-03-24 - G11C11/41
  • 一种静态随机存储器及其形成与控制方法,上述静态随机存储器包括跟踪列、正常列、单元电压控制电路、以及单元电压下拉电路。跟踪列包括多个第一存储单元。正常列包括多个第二存储单元。单元电压控制电路耦接于跟踪列与正常列,用以在静态随机存储器的写操作开始之前导通工作电压、跟踪列、以及正常列,并且在写操作开始之后隔断工作电压、跟踪列、以及正常列。单元电压下拉电路耦接于跟踪列与正常列,用以在写操作开始之后使跟踪列和正常列的单元电压下降,并且在跟踪列的单元电压下降到一预设电压时停止正常列的单元电压下降。
  • 半导体器件-200910168293.3
  • 山冈雅直;长田健一 - 株式会社瑞萨科技
  • 2009-08-24 - 2010-03-10 - G11C11/41
  • 本发明提供一种半导体器件,能够自动补偿存储单元写入和读出余量的劣化。半导体器件比较用于确定字线选择期间的字线定时信号和基准信号,在响应上述比较结果为读出余量低的状态时施加扩大读出余量的基板偏压,反之在该比较结果表示处于低写入余量状态时施加扩大写入余量的基板偏压。基准信号根据补偿随字线选择期间(字线脉冲宽度)变动的工作余量的情况、或在补偿因工艺变动(阈值电压的偏差)而变动的工作余量的情况来选择。通过根据字线脉冲宽度控制基板偏压能够改善随字线脉冲宽度变动的工作余量,另外,能够改善随制造时的阈值电压的偏差而变动的工作余量。
  • 高速数据交换接口的数据缓存器及其数据缓存控制方法-200910023890.7
  • 郝跃;刘宇;马佩军;李康;史江义 - 西安电子科技大学
  • 2009-09-11 - 2010-03-10 - G11C11/41
  • 本发明公开了一种高速接口数据缓存器及其数据缓存控制方法,该数据缓存器包括:用于在异步时钟域间缓冲数据的数据存储单元、用于控制数据存储单元的读写操作的缓存读写控制单元、用于与缓存读写控制单元交换控制和状态信息的控制状态寄存器和用于在数据存储单元位宽和总线位宽不相同时进行位宽转换的位宽转换单元。该数据缓存控制过程是:包处理引擎采用面向单元的方式向缓存读写控制单元发送读写指令;采用发送标志状态寄存器保存缓存器存储状态;用缓存器数据本身来控制数据发送;使用自增指针来实现有序的数据发送。本发明具有控制灵活性强和数据传输效率高的优点,用于网络处理器与数据链路层设备的多端口高速数据交换。
  • 不对称静态随机存取存储器-200810131388.3
  • 陈瑞隆;陈伟松;钟毅勋;张家铨 - 世界先进积体电路股份有限公司
  • 2008-08-11 - 2010-02-17 - G11C11/41
  • 本发明提供一种不对称静态随机存取存储器,包括至少一个静态随机存取存储单元,静态随机存取存储单元包括一第一反相器和一第二反相器。第一反相器耦接于第一电源和接地电源之间,并具有第一输出端耦接第一节点和第一输入端耦接第二节点。第二反相器耦接于第一电源和接地电源之间,并具有第二输入端耦接第一节点和第二输出端耦接第二节点。其中当第一电源提供给第一反相器和第二反相器时,静态随机存取存储单元通过第一反相器和第二反相器具有不同导通程度以预先程序化一特定值。
  • 利用升高电压的静态随机访问存储器-200910139300.7
  • S·佩里塞蒂 - 阿尔特拉公司
  • 2009-06-05 - 2009-12-09 - G11C11/41
  • 本发明涉及利用升高电压的静态随机访问存储器。具体地,提供了双端口存储器元件和存储器阵列电路。该存储器阵列电路可以包括在读操作和写操作期间将阵列中存储器元件的列的电源线切换至适当电源电压的电路。每个存储器元件可以包括在读操作和写操作期间在电源电压之间进行选择的电路。在读操作期间,提升的电源电压可以为存储器元件中存储数据的交叉耦合倒相器供电,同时可以使用未提升的电压来导通相关联的地址晶体管。在写操作期间,未提升的电压可以为交叉耦合倒相器供电,同时可以使用提升的电压来导通相关联的地址晶体管。
  • 一种解决SRAM模块闩锁问题与增强SRAM模块可靠性的方法-200910053461.4
  • 常亮;张宇宁;李华旺 - 上海微小卫星工程中心
  • 2009-06-19 - 2009-11-18 - G11C11/41
  • 本发明提供一种解决SRAM模块闩锁问题以及增强SRAM模块可靠性的方法,与现有方案相比,可以解决单片SRAM模块闩锁对系统的影响而不用进行双机切换,实际情况下两片或大于两片SRAM模块同时发生闩锁事件的概率基本为零,最大可以纠错为8位(一个符号),能检测16位错误(两个符号错),比现有采用汉明码的方案有所提高,同时内置了自刷新电路,在不影响CPU的效率情况下即可快速完成对SRAM模块的刷新,当一个芯片损坏的情况下,系统依然可以工作,增加了FPGA的成本,但降低了对SRAM模块器件等级的要求,降低了总的成本,实现本发明的目的。
  • 存储电路-200810213827.5
  • 苏布拉曼·坎葛利;巴拉斯·乌普杜利 - 台湾积体电路制造股份有限公司
  • 2008-09-11 - 2009-08-26 - G11C11/41
  • 一种存储电路,包括一位线、一字线、一具有一第一电源供应电压的第一电源供应节点、一第一电源供应线耦接至该第一电源节点、一第二电源供应节点,其由一浮动节点和具有低于该第一电源供应电压的一第二电源供应电压的节点所选出、一第二电源供应线,用于切换于该第一及该第二电源供应节点间、一WAK装置,耦接于该第一和该第二电源供应线,以及一第一静态随机存取存储器晶格,耦接至该位线、该第一字线以及该第二电源供应线。本发明增加了读取电压容限及写入电压容限,改善了VCCMIN。
  • 半导体存储装置-200810170625.7
  • 山上由展 - 松下电器产业株式会社
  • 2008-10-22 - 2009-06-24 - G11C11/41
  • 本发明提供一种半导体存储装置,其可以控制位线的电位,改善低电源电压下对于存储单元的数据写入特性,同时抑制各元件的可靠性的恶化,并且具有稳定的写入性能。该半导体存储装置由配置于字线与位线交点上的存储单元(100)、与位线相连接的预充电路(101)和写入电路构成,写入电路通过以下部分构成:由写控制信号来控制的列选择电路(102);将所选择的位线的电位控制为第一电位(例如0V)的晶体管(QN7);将该所选择的位线的电位控制为低于第一电位的第二电位(例如负电位)的电容元件(CAP);以及当电源电压变高的情况下,对第二电位进行钳位的钳位电路(103A)。
  • 半导体器件-200780019177.4
  • 黑川义元 - 株式会社半导体能源研究所
  • 2007-05-18 - 2009-06-10 - G11C11/41
  • 本发明目的是实现高容量的存储器,同时降低功耗并使整个存储器上功耗均匀一致。存储器包括彼此对称排列的多个存储器块。而且,提供给存储器的地址信号中的信号的具体组合,指定了包括要被读或写的存储单元的存储器块。而且,提供给除上述存储器块之外的其它存储器块的信号保持在恒定值。因此,可以缩短存储器阵列中位线的布线长度,且可以使在对存储器内的不同地址的存储单元进行数据读或写当中,电流消耗均匀一致,同时降低负载电容。
  • 具有增强的读/写操作的SRAM器件-200810174226.8
  • 李政宏;王屏薇;吴经纬;林书玄;张峰铭;廖宏仁 - 台湾积体电路制造股份有限公司
  • 2008-10-25 - 2009-05-06 - G11C11/41
  • 本发明提出一种具有增强的读/写操作的SRAM器件,该SRAM器件包括:第一存储单元组,该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取;第二存储单元组,该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取;和全局位线和全局互补位线,该全局位线和全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组中的数据节点进行存取,其中,在所述SRAM器件的同一金属化层构建所述第一局部位线,所述第一局部互补位线,所述第二局部位线,所述第二局部互补位线,所述全局位线和所述全局互补位线。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top