[发明专利]半导体器件及其制造方法

摘要

本发明公开了一种半导体器件的制造方法。一种通过确保半导体芯片和金属板之间的导电性材料的厚度，便可提高半导体芯片和金属板之间连接可靠性的制造方法。在夹具PED上配置引线框LF1，且在设置于夹具PED的突起部PJU上配置夹框CLF。在此状态下进行加热处理（回流焊接）。此时，将在High－MOS芯片CHP(H)和High－MOS夹板CLP(H)之间形成第1空间，且在Low－MOS芯片CHP(L)和Low－MOS夹板CLP(L)之间形成有第1空间的状态下，使填埋在所述第1空间内的高熔点焊锡HS2熔化。此时，即使在高熔点焊锡HS2熔化的状态下，所述第1空间的尺寸（尤其是高度）也保持不变。

主权项

一种半导体器件的制造方法，其特征在于包括如下工序：工序(a)，准备行列状地配置了多个第1区域的第1引线框的工序，所述第1区域具有芯片安装部和引线；工序(b)，经由第1导电性粘合材料将半导体芯片安装到所述芯片安装部的上表面上的工序；工序(c)，准备以与所述第1引线框的所述第1区域内的排列间距相同的排列间距行列状地配置了多个第2区域的第2引线框的工序，所述第2区域具有多个金属板；工序(d)，通过以所述金属板位于所述半导体芯片的电极垫上的方式在所述第1引线框上重叠所述第2引线框，经由第2导电性粘合材料将所述金属板安装到所述半导体芯片的所述电极垫和所述引线的工序；工序(e)，在所述工序(d)之后，以第1温度对所述第1导电性粘合材料及所述第2导电性粘合材料进行加热的工序；以及工序(f)，以覆盖所述半导体芯片的方式对所述第1引线框内的多个所述第1区域进行一并封装并形成封装体的工序；其中所述金属板具有：与所述半导体芯片的所述电极垫连接的第1部分；与所述引线连接的第2部分；以及将所述第1部分和所述第2部分进行连接的第3部分，在所述工序(d)中，将所述第2引线框安装到所述第1引线框上，以便在所述金属板的所述第1部分和所述半导体芯片的所述电极垫之间具有第1空间并且所述第2导电性粘合材料在所述第1空间内与所述金属板的所述第1部分和所述半导体芯片的所述电极垫接触，在保持所述第1空间的状态下进行所述工序(e)，通过将所述第1引线框及所述第2引线框配置在夹具上，进行所述工序(d)，其中，在所述夹具的主表面上具有突起部，所述突起部距所述主表面的高度比所述芯片安装部的厚度、所述第1导电性粘合材料的厚度、以及所述半导体芯片的厚度的合计厚度还大，通过将所述第1引线框配置在所述夹具的所述主表面上且将所述第2引线框配置在所述夹具的所述突起部上，进行所述工序(d)。