[发明专利]用于形成含有非晶碳膜的构造的分批处理方法有效
申请号: | 201310406951.4 | 申请日: | 2010-06-04 |
公开(公告)号: | CN103474344A | 公开(公告)日: | 2013-12-25 |
发明(设计)人: | 冈田充弘;东条行雄 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/314 | 分类号: | H01L21/314;C23C16/44;C23C16/26 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;张会华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种用于形成含有非晶碳膜的构造的分批处理方法,包括下述工序,即、一边对反应室内进行排气一边进行预备,该预备处理是指将上述反应室内的温度加热到800℃~950℃的预备处理温度,并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体,从而去除基底层表面的水;然后,一边对上述反应室内进行排气一边进行主CVD处理,该主CVD处理是指将上述反应室内的温度加热到主处理温度,并且向上述反应室内供给碳化氢气体,从而在基底层上成膜非晶碳膜。 | ||
搜索关键词: | 用于 形成 含有 非晶碳膜 构造 分批 处理 方法 | ||
【主权项】:
一种用于形成含有非晶碳膜的构造的分批处理方法,其中,该方法包括下述工序:在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体,各上述被处理体具有用于在表面形成上述含有非晶碳膜的构造的基底层;一边对上述反应室内进行排气一边进行预备处理,该预备处理是指将上述反应室内的温度加热到预备处理温度,并且向上述反应室内供给预备处理气体,从而成膜用于覆盖上述基底层的疏水性层;一边对上述反应室内进行排气一边进行主CVD处理,该主CVD处理是指将上述反应室内的温度加热到主处理温度,并且向上述反应室内供给碳化氢气体,从而在上述疏水性层上成膜非晶碳膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310406951.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 氧化硅薄膜的沉积方法及低温多晶硅TFT基板的制备方法-201610054751.0
- 马伟欣 - 武汉华星光电技术有限公司
- 2016-01-27 - 2019-01-11 - H01L21/314
- 本发明提供一种氧化硅薄膜的沉积方法与低温多晶硅TFT基板的制备方法。该氧化硅薄膜的沉积方法通过引入紫外光作为沉积氧化硅反应的辅助能量,利用紫外光将氧气分解为游离氧,与有机硅烷气体反应生成氧化硅,从而在无等离子体环境中沉积形成氧化硅薄膜,避免了氧化硅薄膜表面被高能量的等离子体撞击所形成的界面缺陷和表面损伤,提高氧化硅薄膜的成膜质量。该低温多晶硅TFT基板的制备方法通过采用在紫外光照射环境中有机硅烷气体与氧气反应生成氧化硅的方法来制作栅极绝缘层中的氧化硅薄膜,避免了现有等离子体增强化学气相沉积方法中等离子体对氧化硅薄膜表面造成的表面缺陷和界面损伤,从而提高氧化硅薄膜的成膜质量,提升TFT电性。
- 一种太阳能多晶电池片的镀膜工艺-201810780508.6
- 葛剑杰;贾松燕;任永伟;厉文斌;钱异军 - 横店集团东磁股份有限公司
- 2018-07-16 - 2018-12-28 - H01L21/314
- 本发明公开了一种太阳能电池片的镀膜工艺,主要步骤包括:进舟、反应准备、镀膜、抽真空、回压、退舟。本发明在氮化硅膜上再镀上氮氧化硅膜从而提升少子寿命,提高电池的开路电压和短路电流,从而提升电池的转化效率。氮氧化硅膜与氮化硅膜相比其性能介于氮化硅与二氧化硅之间,具有更优异的钝化效果。
- 一种背面结构的保护方法-201310278678.1
- 芮强;张硕;王根毅;邓小社 - 无锡华润上华科技有限公司
- 2013-07-03 - 2018-12-04 - H01L21/314
- 本发明提供一种背面结构的保护方法,该方法是在圆片背面生长保护层以保护圆片背面结构,其具体步骤为:提供圆片,其具有背面结构;在所述圆片背面生长或淀积一层氧化层;在所述圆片背面的氧化层上淀积一层氮化硅层;接后续工艺流片。与现有技术相比,本发明的方法通过在圆片背面生长保护层来到达保护圆片背面的目的,本发明利用氮化硅层作为保护的最外层,其是利用杂质在氮化硅中扩散率较低和不易氧化的特性,保护圆片背面结构不受其他工艺过程的影响。本发明工艺简单、易于实现、且控制精度高,能很好的保护晶圆背面结构而又不影响正面,本发明工艺简单、易于实现、且控制精度高,能很好的保护晶圆背面结构而又不影响正面。
- 半导体元件及其形成方法-201510092494.5
- 吴仓聚;章勋明 - 台湾积体电路制造股份有限公司
- 2006-02-22 - 2018-11-13 - H01L21/314
- 本发明提供半导体元件及其形成方法。一种半导体元件,包括一基底、一金属间介电层覆盖于该基底上、以及一含氮四乙氧基硅烷氧化层或一富含氧四乙氧基硅烷氧化层覆盖于该金属间介电层上。在该富含氧四乙氧基硅烷氧化层中氧的分子比率大于70百分比。该金属间介电层包括一超低介电常数层。一种形成半导体元件的方法,包括:提供一基底;沉积一金属间介电层于该基底上;以及沉积一含氮或富含氧四乙氧基硅烷氧化层于该金属间介电层上。
- 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法-201610031164.X
- 单福凯;刘国侠;姜桂霞;刘奥;孟优 - 青岛大学
- 2016-01-18 - 2018-08-10 - H01L21/314
- 本发明属于半导体薄膜晶体管制备技术领域,涉及一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法,选用低阻硅作为基底和栅电极,分别采用溶胶‑凝胶法、UV光处理和热退火相结合的方式制备超薄MgO栅介电层和高透过率、化学稳定性良好的In2O3半导体沟道层,从而制备高性能、低能耗的TFT器件;其工艺简单,原理可靠,成本低,制备的产品性能好,环境友好,应用前景广阔,为大面积制备高性能的薄膜晶体管提供可行性方案。
- 用于保形氮化铝的高增长速率的工艺-201510086588.1
- 尚卡尔·斯娃米纳森;阿南德·班尔及;纳格拉杰·尚卡尔;阿德里安·拉瓦伊 - 朗姆研究公司
- 2015-02-17 - 2017-10-24 - H01L21/314
- 本发明涉及用于保形氮化铝的高增长速率的工艺,具体提供了在半导体衬底上沉积保形氮化铝膜的方法。该方法包括(a)将衬底暴露于含铝前体;(b)清扫所述含铝前体持续不足以基本上去除气相中的所有的所述含铝前体的时间;(c)将衬底暴露于含氮前体以形成氮化铝;(d)清扫含氮前体;以及(e)重复(a)至(d)。获得提高的增长速率和100%的台阶覆盖率和保形性。
- 一种金属硅化物绝缘层的形成方法-201410604577.3
- 赵鹏 - 上海华虹宏力半导体制造有限公司
- 2014-10-30 - 2017-08-08 - H01L21/314
- 本发明公开了一种金属硅化物绝缘层的形成方法,包含如下步骤第一步,在对ONO膜层进行刻蚀时,采用金属硅化物绝缘层的掩膜版,保留SONOS区域的ONO膜层,其他金属硅化物绝缘层区域的ONO膜层也同时保留;第二步,进行器件结构的制作;第三步,以保留的ONO膜层作为金属硅化物绝缘层,器件表面生成金属硅化物;第四步,沉积金属,并经过快速退火处理;第五步,去除不需要的金属沉积层。本发明采用保留的ONO膜层作为金属硅化物绝缘层,比传统工艺少使用一层掩膜版。
- 一种改善半导体器件层间介质层隔离的方法-201310269279.9
- 李健 - 无锡华润上华科技有限公司
- 2013-06-30 - 2017-05-10 - H01L21/314
- 本发明提供一种改善半导体器件层间介质层隔离的方法,该方法通过在半导体器件区上沉积层间介质层,实现层间介质层有效的隔离半导体器件区,具体包括如下步骤步骤一提供半导体器件区,用于在其上形成层间介质层;步骤二在步骤一中的半导体器件区上沉积一层SRO层;步骤三在SRO层上沉积SION层;步骤四在SION层上沉积PSG层;步骤五在PSG层上沉积USG层。与现有技术相比,本发明在层间介质层内增加一层SRO膜层,其用来隔离SION层中的氮元素向器件区的扩散,防止SION层中的氮元素对器件可靠性的影响。本发明方法工艺简单,易实现,隔离效果好。
- 半导体设备制造方法和基材处理装置-201410139117.8
- 岛本聪;广濑义朗;佐野敦;镰仓司;野田孝晓 - 株式会社日立国际电气
- 2014-03-31 - 2017-03-29 - H01L21/314
- 一种半导体设备制造方法,其包括通过执行预定次数的循环来在基材上形成含硅、氧、碳和指定的第III族或第V族元素的薄膜。所述循环包括向基材供给含硅、碳和卤族元素并具有Si‑C键的前体气体及第一催化气体;向基材供给氧化气体和第二催化气体;和向基材供给含指定的第III族或第V族元素的改性气体。
- 金属硅化物阻挡层的形成方法-201210061075.1
- 王卉;康军;令海阳 - 上海华虹宏力半导体制造有限公司
- 2012-03-09 - 2017-03-01 - H01L21/314
- 本发明涉及一种金属硅化物阻挡层的形成方法,包括以下步骤提供一衬底,所述衬底内具有隔离结构,所述隔离结构两侧的衬底表面上分别有第一栅极结构和第二栅极结构,所述第一栅极结构两侧的衬底内具有轻掺杂源漏注入区;沉积富硅二氧化硅层;对第一栅极结构两侧进行离子注入,形成重掺杂源漏注入区;沉积硅烷层;涂敷光刻胶,光刻形成第一窗口,所述第一窗口内暴露出所述第一栅极结构区域;干法刻蚀去除第一窗口内的硅烷层;湿法刻蚀去除第一窗口内的富硅二氧化硅层;去除光刻胶。本发明采用富硅二氧化硅层和硅烷层的金属硅化物阻挡层,富硅二氧化硅相比二氧化硅具有较高消光系数,能减少等离子体紫外线对衬底的损伤,从而提高阈值电压的均匀性。
- PECVD薄膜淀积设备及其热盘-201410323417.1
- 梁建雄;周冰 - 上海先进半导体制造股份有限公司
- 2014-07-08 - 2014-09-24 - H01L21/314
- 本发明提供一种PECVD薄膜淀积设备及其热盘,该热盘位于设备的工艺腔内,热盘上均匀地分布有八个工艺位置,每个工艺位置上的晶圆通过铝叉旋转传递到与之相邻的下一工艺位置上;其中,在热盘的每个工艺位置上分布有多道贯穿工艺区域的疏气痕。本发明使得晶圆放置于设备的热盘表面后能通过疏气痕向四周均匀地放气,避免由于气垫效应导致的晶圆滑片。
- 一种三维空间分布有序硅量子点的制备方法-201410130901.2
- 姜礼华;谭新玉;肖婷;向鹏 - 三峡大学
- 2014-04-01 - 2014-08-06 - H01L21/314
- 一种三维空间分布有序硅量子点的制备方法,该方法包括以下步骤:1)配制溶液;2)制备图案化的单晶硅衬底;3)沉积氮化硅薄膜;4)沉积微晶硅薄膜;5)沉积非化学计量比碳化硅薄膜;6)制备周期性多层膜;7)在制成的周期性多层膜上按照步骤3)沉积氮化硅薄膜,制得多层膜样品;8)对步骤7)制得的多层膜样品进行高温退火处理,制得退火处理后的多层膜样品;9)进行氨气等离子体钝化处理,制得三维空间分布有序硅量子点。本发明提供的一种三维空间分布有序硅量子点的制备方法,将多层膜自组装技术和图案化单晶硅衬底技术融为一体,制备的硅量子点具有制备面积大、缺陷少、空间三维分布排列有序、成核位置和尺寸可控等特点。
- ONO结构及ONO电容的制作方法-201410217609.4
- 雷通;桑宁波 - 上海华力微电子有限公司
- 2014-05-20 - 2014-08-06 - H01L21/314
- 本发明公开了一种ONO结构的制作方法,包括以等离子体增强原子层沉积工艺在晶圆表面生长第一氧化硅层;以等离子体增强原子层沉积工艺在所述第一氧化层上生长氮化硅层;以及以等离子体增强原子层沉积工艺在所述氮化层上生长第二氧化硅层。上述步骤在等离子体增强原子层沉积设备中原位执行。本发明可以在同一设备同一工艺菜单中制作性能优越的ONO结构。
- 一种去除晶圆键合边缘缺陷的方法-201410072295.3
- 胡思平;陈俊 - 武汉新芯集成电路制造有限公司
- 2014-02-28 - 2014-06-18 - H01L21/314
- 本发明提供了一种去除晶圆键合边缘缺陷的方法包括步骤:提供待键合的晶圆;利用化学气相淀积的方法,在所述晶圆的键合面淀积一层沉积量为大于1.6TTV的氧化物薄膜;对所述氧化物薄膜进行致密化工艺;对经致密化工艺后的氧化物薄膜进行平坦化工艺,平坦化的研磨量大于0.9TTV,氧化物薄膜的剩余量大于0.4TTV;进行晶圆键合。利用化学气相淀积的方法,在所述晶圆的键合面淀积一层沉积量为大于1.6TTV的氧化物薄膜,并对氧化物薄膜进行平坦化,平坦化的研磨量大于0.9TTV,氧化物薄膜的剩余量大于0.4TTV的工艺参数的设定,克服了晶圆键合后边缘存在缺陷的问题,为后续制程提供较好的基底,进而提高了产品的良率。
- 用于形成含有非晶碳膜的构造的分批处理方法-201310406951.4
- 冈田充弘;东条行雄 - 东京毅力科创株式会社
- 2010-06-04 - 2013-12-25 - H01L21/314
- 本发明提供一种用于形成含有非晶碳膜的构造的分批处理方法,包括下述工序,即、一边对反应室内进行排气一边进行预备,该预备处理是指将上述反应室内的温度加热到800℃~950℃的预备处理温度,并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体,从而去除基底层表面的水;然后,一边对上述反应室内进行排气一边进行主CVD处理,该主CVD处理是指将上述反应室内的温度加热到主处理温度,并且向上述反应室内供给碳化氢气体,从而在基底层上成膜非晶碳膜。
- 一种SiCOH薄膜及其制备方法-201310181432.2
- 丁士进;丁子君;谭再上;张卫 - 复旦大学
- 2013-05-16 - 2013-08-21 - H01L21/314
- 本发明属于超大规模集成电路制造技术领域,具体为一种SiCOH薄膜及其制备方法。本发明以[2-(7-氧杂二环[4.1.0]庚-3-基)乙基]硅烷为前驱体,采用溶胶、凝胶工艺制备SiCOH薄膜,所得薄膜介电常数为3.8-4.1,在1MV/cm的电场强度下漏电流密度为10-5~10-7A/cm2数量级,杨氏模量为4.82GPa,硬度为1.11GPa。该SiCOH薄膜具有合适的介电常数,且该薄膜热稳定性突出,力学性能良好。该绝缘介质薄膜在超大规模集成电路后端互连中,可以用于多孔介电层与帽层或扩散阻挡层之间,起到提高粘结强度以及密封多孔介电层孔结构的作用。
- 碳氮氧化硅膜的形成方法-201210581126.3
- 铃木启介;门永健太郎;李丙勲;李殷祚;孙成德;张宰赫;朴度炫 - 东京毅力科创株式会社
- 2012-12-27 - 2013-07-03 - H01L21/314
- 本发明提供一种碳氮氧化硅膜的形成方法,其是在基底之上形成碳氮氧化硅膜的碳氮氧化硅膜的形成方法,在基底之上层叠碳氮化硅膜和氮氧化硅膜来形成碳氮氧化硅膜。
- 形成无氢含硅介电薄膜的方法-201180044023.7
- 崔寿永 - 应用材料公司
- 2011-08-09 - 2013-05-08 - H01L21/314
- 本公开的实施例一般提供在薄膜晶体管(TFT)器件中形成无氢含硅层的方法。在TFT器件、光电二极管、半导体二极管、发光二极管(LED)、有机发光二极管(OLED)或其他适合的显示器应用中,无氢含硅层可以作为钝化层、栅极介电层、蚀刻终止层或其他适合的层。在一个实施例中,在薄膜晶体管中形成无氢含硅层的方法包括:供应包括无氢含硅气体和反应气体的气体混合物进入等离子体增强化学气相沉积腔室内,其中无氢含硅气体选自由SiF4、SiCl4及Si2Cl6所组成的群组;以及在有该气体混合物存在的情况下,在基板上形成无氢含硅层。
- 无定形碳膜的形成方法-201110296097.1
- 邓浩;张彬 - 中芯国际集成电路制造(上海)有限公司
- 2011-09-30 - 2013-04-10 - H01L21/314
- 一种无定形碳膜的形成方法。所述方法包括在基材上形成无定形碳膜之后,进行碳离子注入和退火处理。所述离子注入的原材料包括C16H10或者C7H7;离子束的剂量范围包括5E15~8E15/cm2;注入的能量范围包括5Kev~6Kev。所述退火处理的保护气体为氮气或者氦气;退火处理的时间范围包括30分钟~60分钟;退火处理的温度范围包括400~550℃。本发明无定形碳膜的形成方法,有效地提高了无定形碳膜的性能,避免了对后续半导体制程的不良影响,进而提高了半导体器件的性能。
- 在升起特征上沉积高度共形无定形碳膜的方法-201210315731.6
- 高羽博之 - 东京毅力科创株式会社
- 2012-08-27 - 2013-03-06 - H01L21/314
- 本发明涉及在升起特征上沉积高度共形无定形碳膜的方法。该用于形成半导体器件的方法包括:在处理室中的衬底保持器上设置衬底,其中所述衬底包含具有顶表面及侧表面的升起特征;使处理气体流入所述处理室,其中所述处理气体包含碳氢化合物气体,包含氧的气体,以及可选的氩或氦。该方法还包括在所述处理室中保持处理气体压力为至少1Torr;利用微波等离子体源来利用所述处理气体形成等离子体;并且将所述衬底暴露至等离子体,以在所述升起特征的表面上沉积共形无定形碳膜。
- 制备无氮介质抗反射层薄膜的方法-201210496692.4
- 周军;贺忻 - 上海华力微电子有限公司
- 2012-11-28 - 2013-02-27 - H01L21/314
- 本发明公开了一种制备无氮介质抗反射层薄膜的方法,该方法采用化学气相沉积工艺制备无氮介质抗反射层薄膜,其中,化学气相沉积工艺采用硅烷、二氧化碳和氦气作为反应气体,其反应的腔体压力大于3mTorr,并且保持每一步的主要沉积时间大于3S,从而极大地提高了制得的无氮介质抗反射层薄膜的193nm n/k值的均一性,使其满足193nm光刻工艺的需求,能够给予光刻更大的工艺窗口。
- 具有改进的密度和阶梯覆盖率的无定形碳膜的沉积方法-201210396144.4
- D·帕德希;H-C·哈;S·拉蒂;D·R·威蒂;C·陈;S·帕克;G·巴拉苏布拉马尼恩;K·杰纳基拉曼;M·J·西蒙斯;V·斯瓦拉马克瑞希楠;B·H·金;H·姆塞德 - 应用材料公司
- 2007-06-22 - 2013-02-06 - H01L21/314
- 一种在基板上沉积无定形碳层的方法包括下列步骤:将基板放置在处理室中;将烃源导入处理室;将重稀有气体导入处理室;以及在处理室中产生等离子体。重稀有气体选自由氩、氪、氙、及其混合物所组成的群组,并且稀有气体的摩尔流速大于烃源的摩尔流速。该方法可包括后沉积终止步骤,其中烃源及稀有气体的流动并终止,并且将等离子体维持在处理室中一段时间以自处理室中移除粒子。
- 低介电常数层间绝缘膜及低介电常数层间绝缘膜的成膜方法-201180011792.7
- 清水秀治;永野修次;大桥芳;加田武史;菅原久胜 - 大阳日酸株式会社;三化研究所股份有限公司
- 2011-02-25 - 2013-01-30 - H01L21/314
- 本发明的低介电常数层间绝缘膜,通过等离子体CVD法形成,至少含有碳和硅,碳相对于硅的比率为2.5以上,且相对介电常数为3.8以下。此外,本发明的低介电常数层间绝缘膜的成膜方法,具有通过等离子体CVD法使至少含有碳和硅的绝缘膜材料成膜的工序,作为所述绝缘膜材料不使用烃,在形成的低介电常数层间绝缘膜中,碳相对于硅的比率为2.5以上,且相对介电常数为3.8以下。
- 碳化硅薄膜制作方法以及金属阻挡层制作方法-201210170352.2
- 张文广;陈玉文 - 上海华力微电子有限公司
- 2012-05-28 - 2012-09-19 - H01L21/314
- 本发明公开了一种碳化硅薄膜制作方法,在淀积一定厚度的碳化硅薄膜后,采用碳氢化合物对其进行远程等离子体处理,如此可去除碳化硅薄膜里的氮元素,并且由于是远程等离子体处理,对被处理的碳化硅薄膜表面几乎没有任何损伤,这样周而复始几个循环达到目标厚度后结束,利用本发明制备出来的碳化硅薄膜氮含量极低,从而避免了光阻中毒的风险,并且每一层碳化硅薄膜均用远程等离子体来进行处理,所以最后形成的碳化硅薄膜的品质没有任何的变差,并可延长腔体内一些部件的使用寿命。
- 一种形成前金属介电质层的方法-201210064614.7
- 徐强 - 上海华力微电子有限公司
- 2012-03-13 - 2012-08-01 - H01L21/314
- 本发明公开了一种形成前金属介电质层的方法,其包括:提供一种具有NMOS和PMOS晶体管的半导体衬底;在半导体衬底上依次沉积一缓冲氧化层、一具有高拉应力的第一蚀刻阻挡层、一具有拉应力的第一前金属介电质层、一硬质掩膜层和一介质抗反射层;在硬质掩膜层上涂覆一层光刻胶,对PMOS区域和NMOS区域进行光刻,在PMOS区域,刻蚀至第一刻蚀阻挡层,暴露所述PMOS区域,在NMOS区域刻蚀至介质抗反射层,刻蚀后保留至NMOS区域表面的硬质掩膜层;在半导体器件表面依次沉积具有高压应力的第二蚀刻阻挡层以及具有压应力的第二前金属介电质层;对第二前金属介电质层进行研磨抛光。本发明从工艺上来说步骤相对简单,能够同时提高NMOS/PMOS的载流子迁移率。
- 一种形成前金属介电质层的方法-201210064629.3
- 徐强 - 上海华力微电子有限公司
- 2012-03-13 - 2012-08-01 - H01L21/314
- 本发明公开了一种形成前金属介电质层的方法,其包括:提供一种具有NMOS和PMOS晶体管的半导体衬底;在半导体衬底上沉积一缓冲氧化层;在缓冲氧化层上沉积一具有高压应力的第一蚀刻阻挡层;沉积一具有压应力的第一前金属介电质层;沉积一金属硬掩膜层;在所述硬质掩膜层上涂覆一层光刻胶,对PMOS区域和NMOS区域进行光刻,刻蚀至所述第一刻蚀阻挡层,暴露所述NMOS区域,并且保留所述PMOS区域表面的所述第一前金属介电质层;在半导体器件表面沉积具有高拉应力的第二蚀刻阻挡层;在第二蚀刻阻挡层上沉积具有拉应力的第二前金属介电质层;对第二前金属介电质层进行研磨抛光。本发明从工艺上来说步骤相对简单,能够同时提高NMOS/PMOS的载流子迁移率。
- 一种形成前金属介电质层的方法-201210064638.2
- 徐强 - 上海华力微电子有限公司
- 2012-03-13 - 2012-07-25 - H01L21/314
- 本发明公开了一种形成前金属介电质层的方法,其包括:提供一种具有NMOS和PMOS晶体管的半导体衬底;沉积一缓冲氧化层;在缓冲氧化层上沉积一具有高压应力的第一蚀刻阻挡层;沉积一具有压应力的第一前金属介电质层;用光刻胶涂覆半导体衬底的PMOS区域,进行光刻后对NMOS区域上方的缓冲氧化层、第一蚀刻阻挡层和第一前金属介电质层进行蚀刻;在半导体器件表面沉积具有高拉应力的第二蚀刻阻挡层;在第二蚀刻阻挡层上沉积具有拉应力的第二前金属介电质层;对第二前金属介电质层进行研磨抛光。采用本方法所形成的前金属介电质层有利于同时提高PMOS以及NMOS的载流子迁移率,从而提高半导体器件的性能。
- 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法-201010607041.9
- 杨涛;赵超;陈大鹏 - 中国科学院微电子研究所
- 2010-12-27 - 2012-07-04 - H01L21/314
- 一种提高打开多晶栅顶化学机械平坦化工艺均匀性方法,在针对氧化硅层的化学机械平坦化工艺之前,采用一步氧化硅刻蚀工艺,使得相邻多晶栅之间的氧化硅层与多晶栅正上方的氧化硅层的高度落差大幅减小,因此,较小的高度落差对化学机械平坦化工艺的影响也会大大减轻,从而在研磨过程中,高度落差不会传递下去,极大地减小氧化硅层中的凹陷,得到了平坦的氧化硅表面,消除了随后存在金属残留的可能,从而提高器件电学性能和成品率。
- 无氮介电抗反射薄膜的制作方法-201210050770.8
- 陈建维;张旭升 - 上海华力微电子有限公司
- 2012-02-28 - 2012-07-04 - H01L21/314
- 本发明公开了一种无氮介电抗反射薄膜的制作方法,包括:将反应气体通入排气管道直至稳定,将反应气体通入反应腔中,再开启电浆;或先开启电浆,再将反应气体通入反应腔中,利用通入反应气体和开启电浆之间有时间延迟,完成无氮介电抗反射薄膜的沉积,最后先关闭反应气体,再关闭电浆。本发明可有效控制无氮介电抗反射薄膜的反射率及消光系数,并得到较直的光阻形状及大大消除光阻驻波效应及光阻中毒效应。
- 控制光阻所需介电抗反射薄膜反射率及消光系数的方法-201110298914.7
- 陈建维;张旭升 - 上海华力微电子有限公司
- 2011-09-29 - 2012-05-09 - H01L21/314
- 本发明公开了一种控制光阻所需介电抗反射薄膜反射率及消光系数的方法,其中,在介电抗反射薄膜的制作工艺流程中,具体包括下列步骤:将反应气体通入到排气管道直到其稳定;先通反应气体使其流入反应腔或先开启电浆,形成通入反应气体与开启电浆之间的时间延迟;进行介电抗反射薄膜沉积;以及先关反应气体然后再关闭电浆。与已有技术相比,本发明的有益效果在于:先通反应气体再开启电浆,将增加整个反应腔体初期反应物矽的含量,可有效提高介电抗反射薄膜的反射率及消光系数。反之先开启电浆再通反应气体,将降低整个反应腔体初期反应物矽的含量,可有效降低介电抗反射薄膜的反射率及消光系数。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造