[发明专利]半导体器件及其制造方法有效
| 申请号： | 201280070697.9 | 申请日： | 2012-05-18 |
| 公开（公告）号： | CN104137238B | 公开（公告）日： | 2017-08-18 |
| 发明（设计）人： | 山本芳树;槙山秀树;角村贵昭;岩松俊明 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 杨宏军,王大方 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，具有在衬底上隔着栅极绝缘膜(GI)而形成的栅电极(GE)、和形成在衬底上的源极‑漏极用的半导体层(EP1)。半导体层(EP1)的上表面处于比栅电极(GE)的正下方的衬底的上表面高的位置上。而且，栅电极(GE)的栅长方向上的端部位于半导体层(EP1)上。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，其特征在于，具有MISFET，所述MISFET包括：具有支承衬底、所述支承衬底上的绝缘层、和所述绝缘层上的半导体层的SOI衬底；隔着栅极绝缘膜而形成在所述半导体层上的栅电极；和形成在所述半导体层上的源极‑漏极用的第一外延层，在所述半导体层上，以覆盖所述第一外延层的方式形成有第一绝缘膜，所述栅电极埋入在形成于所述第一绝缘膜上的第一槽内，所述第一外延层的上表面处于比所述栅电极的正下方的所述半导体层的上表面高的位置上，在所述MISFET的栅长方向上，所述栅电极的端部位于所述第一外延层上，在所述第一外延层及所述半导体层中，形成有源极或漏极用的半导体区域，所述源极或漏极用的半导体区域具有第一区域、和与所述第一区域邻接且与所述第一区域相比为高杂质浓度的第二区域，所述第一区域的至少一部分位于所述栅电极的正下方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280070697.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
