[发明专利]半导体器件制造方法有效
| 申请号： | 201210495187.8 | 申请日： | 2012-11-28 |
| 公开（公告）号： | CN103855003B | 公开（公告）日： | 2017-11-21 |
| 发明（设计）人： | 秦长亮;尹海洲;殷华湘;洪培真;王桂磊;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件制造方法，包括在衬底上形成多个假栅极堆叠、每个假栅极堆叠两侧的多个第一侧墙、以及多个第一侧墙之间的第一层间介质层；去除假栅极堆叠以及第一层间介质层，在衬底上留下多个第一侧墙；在每个第一侧墙两侧的衬底上形成多个第二侧墙；在多个第二侧墙之间形成第二层间介质层；去除第一侧墙和第二侧墙，形成多个源漏沟槽；在每个源漏沟槽中形成第三层间介质层；去除第二层间介质层，形成栅极沟槽；在栅极沟槽中形成栅极堆叠。依照本发明的半导体器件制造方法，采用多个侧墙和层间介质层的组合，多次分步形成栅极沟槽，减小了最终栅极堆叠的线宽，提高了器件的性能和可靠性。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件制造方法，包括：在衬底上形成多个假栅极堆叠、每个假栅极堆叠两侧的多个第一侧墙、以及多个第一侧墙之间的第一层间介质层；去除假栅极堆叠以及第一层间介质层，在衬底上留下多个第一侧墙；在每个第一侧墙两侧的衬底上形成多个第二侧墙；在多个第二侧墙之间形成第二层间介质层以填充多个第二侧墙之间的间距；去除第一侧墙和第二侧墙，形成多个源漏沟槽；在每个源漏沟槽中形成第三层间介质层；去除第二层间介质层，形成栅极沟槽；在栅极沟槽中形成栅极堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210495187.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种热塑性玻璃纤维增强铝合金层板的成形装置与方法
- 下一篇：一种蛋鸡饲料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
