[发明专利]一种快闪存储器的擦除方法和装置有效
| 申请号： | 201210431561.8 | 申请日： | 2012-11-01 |
| 公开（公告）号： | CN103794251A | 公开（公告）日： | 2014-05-14 |
| 发明（设计）人： | 陈建梅;胡洪 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G11C16/14 | 分类号： | G11C16/14;G11C16/06 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 11319 | 代理人： | 苏培华 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种快闪存储器的擦除方法和装置，以解决现有技术对同一批产品的整体擦除速度慢，以及同一个快闪存储器的擦除速度越来越慢的问题。其包括：预先生成n个不同的擦除强度组合，并设定擦除操作的最大擦除次数；根据n个不同的擦除强度组合中的第一次擦除操作的擦除强度组合对快闪存储器进行擦除操作，并生成擦除信号；根据擦除信号选择下一次擦除操作的擦除强度组合或终止擦除操作；进行擦除、生成擦除信号和选择擦除强度组合的循环操作，直至擦除操作的次数等于最大擦除次数或擦除信号为终止擦除信号为止。通过在预先生成的n个不同的擦除强度组合中，智能选择下一次擦除操作的擦除强度组合，提高了快闪存储器的擦除速度。 | ||
| 搜索关键词： | 一种 闪存 擦除 方法 装置 | ||
【主权项】：
一种快闪存储器的擦除方法，其特征在于，包括：预先生成n个不同的擦除强度组合，n≥2，n为自然数，并设定擦除操作的最大擦除次数，所述n个不同的擦除强度组合包括第一次擦除操作的擦除强度组合；根据所述n个不同的擦除强度组合中的第一次擦除操作的擦除强度组合对快闪存储器进行擦除操作，并生成擦除信号，所述擦除信号包括第一擦除信号、第二擦除信号和终止擦除信号；根据所述擦除信号选择下一次擦除操作的擦除强度组合或终止擦除操作；进行擦除、生成擦除信号和选择擦除强度组合的循环操作，直至擦除操作的次数等于所述最大擦除次数或所述擦除信号为所述终止擦除信号为止。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210431561.8/，转载请声明来源钻瓜专利网。
- 上一篇：扁平电缆
- 下一篇：电动机、盘片驱动装置以及电动机的制造方法
- 同类专利
- 一种与非门阵列的操作方法-201510211718.X
- 张国彬 - 旺宏电子股份有限公司
- 2015-04-29 - 2019-11-05 - G11C16/14
- 本发明公开了一种与非门阵列的操作方法。与非门阵列包括由数个存储单元所组成的数个区块。存储单元的一个区块包括数个串行。一通道侧电压可以施加至数个通道线。一控制电压可以施加至此些第一串行选择开关的一已选择子集合此些第二串行选择开关的末端可以浮接此些通道线。耦接于此些第一串行选择开关的一未选择子集合的部分此些存储单元的隧穿作用可以被抑制。字线侧擦除电压可以施加至已选择区块的字线，以于耦接于此些字线以及此些第一串行选择开关的已选择子集合的部分此些存储单元诱发隧穿作用。
- 存储器装置-201510239421.4
- 菅野伸一 - 东芝存储器株式会社
- 2015-05-12 - 2019-10-22 - G11C16/14
- 根据一个实施例，一种存储器装置(5)包含非易失性存储器(24)、地址转换单元(25)、产生单元(27)及接收单元(30)。所述非易失性存储器(24)包含擦除单位区域。所述擦除单位区域中的每一者包含写入单位区域。所述地址转换单元(25)产生使写入到所述非易失性存储器(24)的写入数据的逻辑地址与指示所述写入数据在所述非易失性存储器(24)中的写入位置的物理地址相关的地址转换信息(32)。所述产生单元(27)产生指示写入到所述擦除单位区域的数据是有效数据还是无效数据的有效/无效信息(33)。所述接收单元(30)接收包含指示所述擦除单位区域中的待删除数据的逻辑地址的删除信息(34)。
- 半导体存储装置-201510097468.1
- 滋贺秀裕;白川政信;阿部健一 - 东芝存储器株式会社
- 2015-03-05 - 2019-10-18 - G11C16/14
- 本发明的实施方式提供一种可提高动作可靠性的半导体存储装置。实施方式的半导体存储装置具备：多个存储单元晶体管MT，分别设于第1及第2层；多个字线WL，分别连接于设于所述第1层的所述存储单元晶体管之一及与之对应设于所述第2层的所述存储单元晶体管之一；第1位线，连接于第1层的存储单元晶体管MT；及第2位线，连接于第2层的存储单元晶体管MT。字线WL共通地连接于分别设于第1及第2层的存储单元晶体管MT。存储单元晶体管MT的数据删除是通过第1及第2删除动作以及第1及第2验证动作而执行。在第2验证动作时施加于第1位线的电压与施加于第2位线的电压不同。
- 存储器电路及其操作方法-201510140956.6
- 郭乃萍;洪俊雄;许文铭 - 旺宏电子股份有限公司
- 2015-03-30 - 2019-10-18 - G11C16/14
- 本发明公开了一种存储器电路及其操作方法，主要涉及在非易失性存储器阵列上进行擦除操作的方法以及低延迟时间的暂停擦除操作。此非易失性存储器阵列，包括多个存储单元区块，且每一这些存储单元区块包括多个存储单元区段。此方法包括针对一擦除指令以辨识一易失性存储器阵列中多个存储单元区块中的其中一个存储单元区块，每一这些存储单元区块包括多个存储单元区段，擦除被辨识的该存储单元区块中多个这些存储单元区段，并判断每一这些存储单元区段中是否有过度擦除存储单元。此方法包括记录存储单元区段中的过渡擦除存储单元。此方法还包括：针对一暂停擦除指令，在对存储单元区段施加一温和写入脉冲之前，对被记录的存储单元施加一更正脉冲。
- 一种Nand Flash的擦除方法-201510523195.2
- 潘荣华;涂美红 - 北京兆易创新科技股份有限公司
- 2015-08-24 - 2019-10-18 - G11C16/14
- 本发明公开了一种Nand Flash的擦除方法，包括：S101、对擦除块进行软擦除操作；S102、校验所述擦除块中存储单元是否满足擦除条件；S103、如果所述擦除块中存储单元满足擦除条件，则结束擦除操作；否则执行步骤S104；S104、以设定步进值抬升施加给所述擦除块的当前擦除电压，对所述擦除块进行擦除操作，之后返回步骤S102。本发明提供的擦除方法能够减少擦除过程中Nand Flash存储单元中的电荷陷阱，缓解存储单元阈值电压的偏移，从而减缓Nand Flash的擦除衰退，增加其擦除次数进而延长其使用寿命。
- 半导体器件及其操作方法-201410344847.1
- 李煕烈 - 爱思开海力士有限公司
- 2014-07-18 - 2019-10-11 - G11C16/14
- 一种半导体器件的操作方法包括重复擦除循环和重复编程循环的步骤，所述擦除循环可以通过将擦除电压施加至选中的存储块以及执行擦除验证以判断选中的存储块中的存储器单元的阈值电压是否小于或等于目标电平来降低选中的存储块中的存储器单元的阈值电压，其中擦除电压被增加了电压差，其中电压差在连续应用的两个或更多个擦除循环之间增加。所述编程循环包括将编程电压施加至选中的字线以增加与选中的字线电耦接的存储器单元的阈值电压以及执行编程验证以判断阈值电压是否大于或等于目标电平，其中编程电压被增加了电压差，其中电压差在连续施加的两个或更多个编程电压之间增加。
- 存储器装置与其相关的抹除方法-201510214671.2
- 张育铭;李祥邦;张弘升;谢志昌;张国彬 - 旺宏电子股份有限公司
- 2015-04-30 - 2019-09-27 - G11C16/14
- 本发明为一种存储器装置与其相关的抹除方法。该存储器装置包含多个存储区块以及一控制器。该等存储区块包含：至少一第一存储区块与至少一第二存储区块。由控制器执行的抹除方法包含以下步骤：依序于一第一期间及一第二期间对该等存储区块中的至少一第一存储区块进行一第一阶段抹除操作及一第二阶段抹除操作；以及依序于该第二期间及一第三期间对该等存储区块中的至少一第二存储区块进行该第一阶段抹除操作及该第二阶段抹除操作。
- 半导体存储器件的擦除方法及半导体存储器件-201910412647.8
- 王明;刘红涛;闵园园 - 长江存储科技有限责任公司
- 2019-05-17 - 2019-09-20 - G11C16/14
- 本申请实施例公开了一种半导体存储器件的擦除方法及半导体存储器件，其中，所述方法包括：对所述半导体存储器件进行预编程处理，得到预编程处理后的半导体存储器件；其中，所述预编程处理后的半导体存储器件的存储层的非编程区域具有第一浓度的电荷，且所述预编程处理后的半导体存储器件的存储层的编程区域具有第二浓度的电荷；对所述预编程处理后的半导体存储器件进行擦除处理，形成擦除处理后的半导体存储器件；其中，所述擦除处理后的半导体存储器件的存储层的非编程区域具有所述第一浓度的电荷；所述第一浓度小于等于所述第二浓度。
- 半导体器件-201410356792.6
- 李元熙 - 爱思开海力士有限公司
- 2014-07-24 - 2019-09-17 - G11C16/14
- 一种半导体器件包括：存储块，其包括存储器单元，存储器单元耦接在位线和公共源极线之间，且通过施加至字线的电压来操作；以及操作控制块，其适于对存储块执行擦除操作和预编程操作，其中，操作控制块在擦除操作完成之后执行擦除电平控制操作，使得相对靠近位线的存储器单元的阈值电压和相对靠近公共源极线的存储器单元的阈值电压分布在不同的擦除电平处。
- 非易失性半导体存储装置-201510084282.2
- 荒川贤一 - 华邦电子股份有限公司
- 2015-02-16 - 2019-09-17 - G11C16/14
- 本发明提供一种非易失性半导体存储装置，其用于抑制构成位线选择电路的低电压晶体管的击穿。在P阱内，形成与非NAND串单元(NU)以及构成位线选择电路的晶体管(BLSe、BLSo、BIASe、BIASo)。在擦除动作时，将晶体管(BLSe、BLSo、BIASe、BIASo)设为浮动状态，当对P阱施加擦除电压时，晶体管(BLSe、BLSo、BIASe、BIASo)升压。当从P阱使擦除电压放电时，晶体管(BLSe、BLSo、BIASe、BIASo)的栅极通过放电电路(410)连接于基准电位，栅极电压以追随P阱电压的方式而放电。
- 提高多值NAND闪存存储器数据存储总量的数据擦写方法-201910513247.6
- 陈杰智;李元鹏;曹芮 - 山东大学
- 2019-06-14 - 2019-09-06 - G11C16/14
- 一种提高多值NAND闪存存储器数据存储总量的数据擦写方法，对于NAND闪存存储器空间的使用情况进行预判断，设定存储空间阈值，在可存储空间低于设定阈值时，按照标准擦写方式执行擦写操作，若可存储空间大于设定阈值时，对超多值NAND闪存存储器进行准单值擦写操作，在不擦除已有数据的情况下对同一存储区域多次连续写入单比特信息。本发明基于NAND闪存存储器，可以有效提高写入速度，提高存储单元利用效率，有效提高了数据存储总量和擦写寿命,理论上能够在相同磨损程度下，在TLC NAND闪存存储器中采用QSLC可提升数据存储总量75％，在QLC NAND闪存存储器中采用QSLC方式可提升数据存储总量87.5％。
- 小面积电子擦写式可复写只读存储器阵列的操作方法-201410748915.0
- 林信章;黄文谦;范雅婷;叶仰森;吴政颖 - 亿而得微电子股份有限公司
- 2014-12-09 - 2019-08-30 - G11C16/14
- 本发明公开了一种小面积电子擦写式可复写只读存储器阵列的操作方法，此小面积电子擦写式可复写只读存储器阵列包含多条字元线、字线、共源线与子存储阵列，此些位元线区分为多组位元线，字线包含第一字线，共源线包含第一共源线，每一子存储阵列包含与两组位元线、一字线与一共源线连接的一第一存储单元、第二存储单元、第三存储单元、第四存储单元，其中第一存储单元、第二存储单元对称配置，第三存储单元、第四存储单元对称配置，且第一存储单元、第二存储单元与第三存储单元、第四存储单元以第一共源线分别对称配置。本发明可一次选择所有操作存储单元，并利用特殊的偏压设定来实现大量存储单元的写入及擦写。
- 低成本电子抹除式可复写只读存储器数组的操作方法-201410689750.4
- 林信章;黄文谦;范雅婷;叶仰森;吴政颖 - 亿而得微电子股份有限公司
- 2014-11-25 - 2019-08-30 - G11C16/14
- 本发明公开一种低成本电子抹除式可复写只读存储器数组的操作方法，此低成本电子抹除式可复写只读存储器数组包含多字元线、字线、共源线与子内存数组，此些位线区分为多组位线，字线包含第一、第二字线，共源线包含第一共源线，每一子内存数组包含第一、第二记忆晶胞，第一、第二记忆晶胞皆连接第一组位线、第一共源线并分别连接第一、第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧，且第一、第二记忆晶胞皆作为操作记忆晶胞。本发明可一次选择所有操作记忆晶胞，并利用特殊的偏压设定来达成大量记忆晶胞的写入及抹除。
- 存储器及其操作方法-201510211698.6
- 张国彬;吕函庭;叶文玮 - 旺宏电子股份有限公司
- 2015-04-29 - 2019-08-23 - G11C16/14
- 本发明公开了一种存储器及其操作方法，该存储器是一与非门阵列，操作存储器的方法即操作与非门阵列的方法。与非门阵列包括由存储单元所组成的数个区块。一区块包括数个与非门串行。与非门串行具有位于数的第一串行选择开关及第二串行选择开关之间的通道线。与非门串行共享位于第一串行选择线及第二串行选择线之间的一组字线。于以一选择区块，一通道侧擦除电压透过第一串行选择开关施加于通道线。字线侧擦除电压施加于已选择区块的字线的已选择子集合，以诱发隧穿作用于耦接至已选择子集合的存储单元。字线侧抑制电压施加于已选择区块的字线是未选择子集合，以抑制耦接于未选择集合的隧穿作用。
- 降低临界电压的方法、非挥发性记忆体及其擦除操作方法-201410199332.7
- 卢季霈 - 旺宏电子股份有限公司
- 2014-05-12 - 2019-08-20 - G11C16/14
- 本发明是有关于一种降低记忆体临界电压的方法、非挥发性记忆体的擦除操作方法、及使用该方法的非挥发性记忆体，可用以改善非挥发性记忆体的低临界电压擦除状态正确性。在此方法中，从非挥发性记忆体的多个记忆胞，根据一第一电压与一第二电压选择至少一记忆胞，其中此第一电压小于此第二电压，而此第一电压大于或等于非挥发性记忆体的擦除状态电压位准。此第二电压小于或等于非挥发性记忆体的读取电压位准。对此至少一选定记忆胞施以一重整擦除操作，以擦除选定记忆胞的电荷而降低此至少一选定记忆胞的临界电压。
- 存储器系统中的擦除管理-201480034413.X
- Y·B·瓦克肖尔;D·J·佩尔斯特;X·郭 - 英特尔公司
- 2014-07-16 - 2019-08-20 - G11C16/14
- 计算机处理器硬件接收存储在非易失性存储器系统中的存储单元的区域中的数据存储有无效数据的通知。响应于该通知，计算机处理器硬件将该区域标记为存储有无效数据。该计算机处理器硬件对与利用替换数据覆写存储单元中的无效数据相关联的擦除停留时间(即，一个或多个单元被设置成擦除状态的时间量)的数量进行控制。例如，要对相应的存储单元进行重新编程，数据管理器必须擦除存储单元，并且然后利用替换数据对存储单元进行编程。数据管理逻辑能够将擦除停留时间控制为小于时间门限值以提高非易失性存储器系统的寿命。
- 半导体芯片-201310372803.5
- 李仁宰 - 爱思开海力士有限公司
- 2013-08-23 - 2019-08-09 - G11C16/14
- 一种半导体芯片包括：中心区域，所述中心区域具有多个第一存储器单元；以及第一边缘，所述第一边缘与中心区域的第一侧相邻。第一边缘包括第一区域和第二区域。第一区域包括多个第二存储器单元，第二区域包括第一焊盘部，地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个经由所述第一焊盘部而输入和输出。
- 非挥发性半导体储存装置及其擦除方法-201610371234.6
- 矢野胜 - 华邦电子股份有限公司
- 2016-05-30 - 2019-08-09 - G11C16/14
- 本发明提供了一种非挥发性半导体储存装置及其擦除方法，对应于数据的改写次数以补偿储存元的特性变化的非挥发性半导体储存装置的擦除方法。本发明的擦除方法，包括通过施加擦除电压至被选择的储存元的通道区域以擦除电荷累积层的电荷的擦除步骤，以及施加前述擦除电压之后，通过在被选择储存元的控制栅极上施加比编程时的电压弱的编程电压，而在电荷累积层将电荷进行软编程的软编程步骤。在重复施加擦除电压时，一步一步地将擦除电压加大(Vers1
- 控制电路及包含该控制电路的手机-201810058509.X
- 刘小斌 - 富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2018-01-22 - 2019-07-30 - G11C16/14
- 一种控制电路及包含该控制电路的手机，包括信号控制单元、SIM卡单元以及存储器，所述SIM卡单元分别与所述信号控制单元和所述存储器连接，所述信号控制单元提供一擦除信号至所述SIM卡单元，所述SIM卡单元控制所述存储器将储存在所述存储器上的信息进行不可逆转性擦除。
- 数据储存装置、其操作方法和非易失性存储器件-201811452300.8
- 金基成;金根亨 - 爱思开海力士有限公司
- 2018-11-30 - 2019-07-23 - G11C16/14
- 本发明提供一种数据储存装置、其操作方法和非易失性存储器件。非易失性存储器件及其操作方法包括存储块、控制器接口单元和存储器控制单元。非易失性存储器件被配置为通过控制器接口单元从控制器接收用于对存储块执行擦除操作的擦除命令。存储器控制单元被配置为响应于非易失性存储器件接收擦除命令而对存储块执行擦除操作。当非易失性存储器件在擦除操作期间通过控制器接口单元从控制器接收擦除暂停命令时，存储器控制单元在响应于接收擦除暂停命令而暂停擦除操作之前，在接收到擦除暂停命令之后继续执行擦除操作直到指定时间。
- 闪存单元、闪存模块以及闪存芯片-201821984477.8
- 王绍迪 - 北京知存科技有限公司
- 2018-11-28 - 2019-07-12 - G11C16/14
- 本实用新型提供一种闪存单元、闪存模块以及闪存芯片，该闪存单元包括：用于存储长时数据的可编程半导体器件以及用于存储临时数据的模拟电容单元，可编程半导体器件与模拟电容单元并联连接，其中，通过设置模拟电容单元存储临时数据，能够有效减少可编程半导体器件的擦写次数，避免可编程半导体器件的老化。
- 一种减少非易失性闪存块擦除操作漏电流的方法、装置-201711447020.3
- 胡洪;张赛;付永庆;李宁 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2017-12-27 - 2019-07-05 - G11C16/14
- 本发明涉及存储器读写擦除技术领域，本发明公开了一种减少非易失性闪存块擦除操作漏电流的方法及装置，所述方法包括：将所述闪存块中至少一条字线上的所有存储单元划分为一个存储单元组；接收所述闪存块擦除指令；根据所述闪存块擦除指令，对所述闪存块中各个存储单元组执行擦除判断；若一个存储单元组中不存在未擦除的存储单元，所述存储单元组擦除判断结果为是；针对所述擦除判断结果为是的存储单元组不执行擦除操作。本发明实施例对上述各个存储单元组执行擦除判断，针对不存在未擦除的存储单元的存储单元组不执行擦除操作，保证该存储单元组不会被过擦除，减少了非易失性闪存块在块擦除的过程中的过擦除的存储单元，减少了漏电流的存在。
- 一种存储器擦除方法及装置-201711248640.4
- 张建军;芮亚明;马向超 - 北京兆易创新科技股份有限公司
- 2017-12-01 - 2019-06-11 - G11C16/14
- 本发明实施例公开了一种存储器擦除方法及装置。其中，存储器擦除方法包括：对擦除区域内排布的存储单元进行擦除操作；在对存储单元进行第一过擦除验证操作中的读验证操作时，依次选中存储单元，对选中存储单元所连接的字线施加第一电压，对未选中字线施加零电压，以获取阈值电压小于第一设定阈值的存储单元；在对存储单元进行第一过擦除验证操作中的编程操作时，依次选中阈值电压小于第一设定阈值的存储单元，对选中阈值电压小于第一设定阈值的存储单元所连接的字线施加第二电压，对未选中的字线施加零电压。本发明实施例提供的技术方案，可解决现有的存储器过擦除验证过程中读操作时存在漏电流，并且编程操作效率不高的问题。
- 一种存储器擦除方法及装置-201711249941.9
- 张建军;马向超 - 北京兆易创新科技股份有限公司
- 2017-12-01 - 2019-06-11 - G11C16/14
- 本发明实施例公开了一种存储器擦除方法及装置。其中，存储器擦除方法包括：检测到存储器的上电信号；控制所述存储器内的多个存储块同时进行过擦除验证操作，以使所述存储器内所有存储单元的阈值电压大于零电压。本发明实施例提供的技术方案，可解决现有的存储器异常掉电导致存储单元漏电严重，影响正常使用的问题。
- 非易失性存储器装置及其擦除方法-201811396629.7
- 李埈圭;徐圣鋎 - 三星电子株式会社
- 2018-11-22 - 2019-05-28 - G11C16/14
- 一种非易失性存储器装置包括：衬底；位于所述衬底上的存储器单元阵列；控制逻辑电路，所述控制逻辑电路被配置为输出擦除使能信号，以用于控制相对于所述存储器单元阵列的擦除操作；衬底偏置电路，所述衬底偏置电路被配置为响应于所述擦除使能信号来在第一延迟时间期间将第一目标电压输出到所述衬底作为衬底偏置电压，并且在所述第一延迟时间之后，将所述衬底偏置电压输出到所述衬底，同时将所述衬底偏置电压的电平逐渐增加到具有比所述第一目标电压高的电平的擦除电压的电平；以及行解码器，所述行解码器被配置为在所述第一延迟时间期间基于所述控制逻辑电路的控制将接地电压施加到接地选择线。
- 闪存存储器装置及闪存存储器的抹除方法-201410041171.9
- 吴尚融;张雅俊;陈铭旭 - 华邦电子股份有限公司
- 2014-01-27 - 2019-05-24 - G11C16/14
- 本发明是一种闪存存储器装置及闪存存储器的抹除方法，闪存存储器具有配置在至少一井区中的多数个存储单元。闪存存储器的抹除方法的步骤包括：首先，针对闪存存储器中的至少一井区中的存储单元依据第一电气信号执行抹除动作，并且，针对至少一井区进行分区，并获得多数个子井区，再分别针对子井区中的存储单元以依据第二电气信号来执行抹除动作，其中，第一电气信号供应的电流绝对值小于第二电气信号供应的电流绝对值。
- 存储设备及其动态无用单元收集方法-201811173830.9
- 丁相元;宋永弼;李注英;安峻乎;李范熙;曹成铉;黄仁珆 - 三星电子株式会社
- 2018-10-09 - 2019-05-03 - G11C16/14
- 提供了一种存储设备及其动态无用单元收集方法。所述方法包括：接收最小操作速度；使用最大操作速度、所述最小操作速度和无用单元收集速度，定出参考有效页计数(VPC)比率，所述参考VPC比率是按下式1定出的；以及使用所述参考VPC比率和当前平均VPC比率，确定是否执行无用单元收集。Cp＝Gp×(Jp‑Mp)/(Jp×Mp+(Gp×(Jp‑Mp)))(式1)其中，Cp是所述参考VPC比率，Gp是所述无用单元收集速度，Jp是所述最大操作速度，Mp是所述最小操作速度。
- 单栅极非挥发性内存的擦除方法-201710993967.8
- 林信章;黄文谦;骆玮彤 - 亿而得微电子股份有限公司
- 2017-10-23 - 2019-04-30 - G11C16/14
- 本发明公开一种单栅极非挥发性内存的擦除方法，此非挥发性内存具有单浮接栅极结构，进行擦除操作时，是对于漏极施加电压，而栅极不施以电压，以藉由漏极电压来产生及控制反层，从而降低擦除电压与提升擦除速度，并可防止过度擦除的问题。
- 交叉擦除峰值电流平衡的方法-201811579695.8
- 李皓智;曹快;饶东升;高银平;王伟康 - 合肥兆芯电子有限公司
- 2018-12-24 - 2019-04-23 - G11C16/14
- 本发明公开了一种交叉擦除峰值电流平衡的方法，包括以下步骤：(1)在擦除过程中，NAND flash的一个CE在擦除忙时，是分4个脉冲将块变成擦除阶段,这四个脉冲时电流会大一些,但脉冲与脉冲之间是有比较大的间隙；(2)根据步骤(1)所述NAND flash的脉冲特点，在实验的基础上，确定一个延迟时间阈值T；(3)当前一个CE擦除刚进入忙时，延迟时间阈值T后再对下一个CE擦除；(4)由此，利用脉冲间隙，让不同CE的擦除脉冲错开，使得擦除脉冲均衡分布。本发明利用脉冲间隙，让不同CE的擦除脉冲落在其他CE擦除脉冲的间隙中，避免不同CE的擦除同时叠加，达到降低峰值电流的效果。
- 三维存储器装置及其数据擦除方法-201410344347.8
- 徐子轩;吕函庭;吴承润 - 旺宏电子股份有限公司
- 2014-07-18 - 2019-04-02 - G11C16/14
- 本发明公开了一种三维存储器装置的数据擦除方法，其中三维存储器装置包括多条字线以及多条半导体通道，这些半导体通道与这些字线交叉设置以形成多个存储单元，该数据擦除方法包括以下步骤：首先，在擦除操作的第一阶段，施加第一电压至这些半导体通道的第一半导体通道以擦除定义于第一半导体通道的这些存储单元所储存的数据，并施加第二电压至这些半导体通道的第二半导体通道，第二半导体通道是邻近于第一半导体通道。接着，在擦除操作的第二阶段，施加第二电压至第一半导体通道，并施加第一电压至第二半导体通道。
- 专利分类
