[发明专利]SRAM多路复用装置有效
| 申请号： | 201110399392.X | 申请日： | 2011-12-01 |
| 公开（公告）号： | CN102820052A | 公开（公告）日： | 2012-12-12 |
| 发明（设计）人： | 陈彝梓;谢维哲;赖蔡兴;许铃芳;谢豪泰 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;房岭梅 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种SRAM多路复用装置包括多个局部多路复用器和一个全局多路复用器。每个局部多路复用器都与内存组相连接。全局多路复用器具有多个输入端，每个都与多个局部多路复用器的对应的输出端连接。响应于经过解码的地址，在读操作期间，局部多路复用器的输入被传送至全局多路复用器的对应的输入端。类似地，经过解码的地址使得全局多路复用器能够通过缓冲器将输入信号传送至数据输出端口。 | ||
| 搜索关键词： | sram 多路复用 装置 | ||
【主权项】：
一种装置，包括：第一级多路复用器，包括：多个输入端，与多条局部位线相连接；控制输入端，与由经过解码的地址获得的第一控制信号相连接；以及多个输出端，以及第二级多路复用器，包括：多个输入端，每个都与所述第一级多路复用器的对应输出端相连接；控制输入端，与由所述经过解码的地址获得的第二控制信号相连接；以及输出端，与缓冲器相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110399392.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种电梯用钢丝绳弯曲刚度测量仪
- 下一篇：一种分离式霍普金森压杆试件支撑装置
- 同类专利
- 存储器及信号处理方法-201810399279.3
- 季秉武;赵坦夫;周云明;樊敏;李志彦;王云鹏 - 华为技术有限公司
- 2018-04-27 - 2019-11-05 - G11C11/419
- 本申请公开了一种存储器及信号处理方法。该存储器包括：锁存电路、译码电路、存储阵列、读电路和写电路。其中，存储阵列包括M行N列位单元，每1个位单元用于存储1比特数据，位单元包括第一端口和第二端口；锁存电路用于接收第一地址、第二地址；译码电路用于根据第一地址确定第一位单元、根据第二地址确定第二位单元；写电路用于接收数据，并通过第一位单元的第一端口向第一位单元写入数据；读电路用于通过第一位单元的第一端口读出第一位单元存储的数据，还用于通过第二位单元的第二端口读出第二位单元存储的数据。实施本申请，能够实现1R1RW功能。
- 一种应用在静态随机存储器中的读信号控制电路-201710025242.X
- 宿晓慧;罗家俊;韩郑生;刘海南;郝乐;李欣欣 - 中国科学院微电子研究所
- 2017-01-13 - 2019-10-25 - G11C11/419
- 本发明涉及存储器技术领域，尤其涉及一种应用在静态随机存储器中的读信号控制电路，包括第一与门电路、第二与门电路和RS锁存器；第一与门电路的输出端与RS锁存器的置位输入端相连；RS锁存器的
输出端与第二与门电路的第一输入端相连；第一与门电路的第一输入端接入静态随机存储器中的灵敏放大器的第一输出信号，第一与门电路的第二输入端接入灵敏放大器的第二输出信号，RS锁存器的复位输入端和第二与门电路的第二输入端均连接静态随机存储器中的读信号产生电路的输出端，第二与门电路的输出端连接灵敏放大器的使能输入端。本发明在灵敏放大器产生读结果之后，能够自动对读信号关断，缩短了读电路工作时间，减小了SRAM中灵敏放大器的功耗。
- SRAM多单元操作-201910593475.9
- A·阿克里博 - GSI科技公司
- 2016-05-05 - 2019-10-15 - G11C11/419
- 一种多存储器单元操作器，包括：非破坏性存储器阵列，存储器阵列在每列存储单元具有第一位线和第二位线，且在每行存储单元具有单个字线，每个存储单元包括数据存储元件和两个访问晶体管，每个晶体管连接到字线、数据存储元件、及位线之一；激活单元，用于同时激活存储器阵列中的至少两行，以在第一位线上生成至少两个存储单元的数据和互补数据的多个布尔函数输出，并在第二位线上生成数据和互补数据的不同的多个布尔函数输出以同时用于存储器阵列的每一列；以及多列解码器，至少用于激活多个选定列的第一位线和第二位线以用于读取或写入。
- 计算存储单元以及将该存储单元用于异或和异或非计算的处理阵列器件-201780085741.6
- 李-里恩·蜀;艾利·埃尔曼 - GSI技术有限公司
- 2017-11-06 - 2019-10-01 - G11C11/419
- 存储单元以及具有多个存储单元的处理阵列能够执行逻辑功能，包括异或(XOR)或者异或非(XNOR)逻辑功能。所述存储单元可以具有读取端口，在所述读取端口中将储存在所述存储单元的储存单元中的数字数据与读取位线隔离。
- 存储器电路和存储器设备-201920182823.9
- A·帕沙克;T·罗伊;S·库马尔 - 意法半导体国际有限公司
- 2019-02-01 - 2019-09-27 - G11C11/419
- 本文中公开了一种存储器电路和存储器设备，该存储器电路包括：驱动虚设字线的虚设字线驱动器、耦合到虚设位线和虚设互补位线的虚设存储器单元、以及耦合到虚设字线以从虚设字线驱动器向虚设存储器单元的输入传递字线信号的传输门。晶体管在传输门与虚设存储器单元中沿着虚设字线最靠近传输门的给定虚设存储器单元的成对通过门之间耦合到虚设字线。复位信号输出耦合到虚设互补位线。晶体管用于降低虚设字线上的电压，并且指示所测量的虚设周期的结束的复位信号在复位信号输出处被生成。
- 计算存储单元以及使用存储单元的处理阵列器件-201780085735.0
- 李-里恩·蜀;安塞尔·常;安伟丹·阿克睿博 - GSI技术有限公司
- 2017-11-06 - 2019-09-27 - G11C11/419
- 可被用于计算的存储单元以及使用该存储单元的处理阵列能够执行包括布尔与、布尔或、布尔与非或者布尔或非的逻辑运算。所述存储单元可以具有读取端口，所述读取端口具有隔离电路，该隔离电路将储存在所述存储单元的储存单元中的数据与读取位线隔离。
- 一种具有低功耗和写增强的混合10T TFET-MOSFET SRAM单元电路-201910549755.X
- 彭春雨;刘东;蔺智挺;卢文娟;吴秀龙;黎轩;陈军宁 - 安徽大学
- 2019-06-24 - 2019-09-13 - G11C11/419
- 本发明公开了一种具有低功耗和写增强的混合10T TFET‑MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。
- 存储设备、包括其的片上系统及操作其的方法-201811432274.2
- 李仁学;白尚叶;崔在承 - 三星电子株式会社
- 2018-11-28 - 2019-06-04 - G11C11/419
- 一种存储设备，包括存储单元阵列和外围电路。所述存储单元阵列接收第一电源电压并包括基于所述第一电源电压存储数据的多个位单元。所述外围电路接收第二电源电压，并基于第二电源电压控制存储单元阵列。所述外围电路包括电压生成电路，其接收第一电源电压和第二电源电压。所述电压生成电路在对多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将调节的字线驱动电压施加到与从所述多个位单元中选择的第一位单元耦接的第一字线。
- 静态随机存取存储器存储单元-201910034205.4
- 曹亚历;孔蔚然 - 上海华虹宏力半导体制造有限公司
- 2019-01-15 - 2019-05-21 - G11C11/419
- 本发明公开了一种静态随机存取存储器存储单元,包括：第一MOS和第二MOS第一连接端连接第一电平，第一MOS第二连接端连接第二MOS第三连接端、第三MOS第二连接端、第五MOS第二连接端和第六MOS第三连接端，第二MOS第二连接端连接第一MOS第三连接端、第四MOS第二连接端、第五MOS第三连接端和第六MOS第二连接端，第一MOS衬底和第二MOS衬底连接驱，动电路，第三MOS和第四MOS第一连接端连接该存储单元位线，第三MOS和第四MOS第三连接端连接该存储单元字线，第五MOS和第六MOS第一连接端相连，第三～第六衬底连接地；驱动电路能提供第一电平或第二电平，并提供写使能信号。本发明在提高静态随机存取存储器存储单元写能力同时能保持静态随机存取存储器存储单元的读能力。
- 一种超低写功耗的静态随机存储器写操作的控制方法-201610340529.7
- 熊保玉;拜福君 - 西安紫光国芯半导体有限公司
- 2016-05-20 - 2019-05-17 - G11C11/419
- 本发明涉及一种超低写功耗的静态随机存储器及其写操作的控制方法，通过将传统的6管存储单元的访问管由NMOS晶体管改为PMOS晶体管，并将原来的NMOS下拉管源端所接的地端改为由写字线反WWL_N控制的NMOS电流源的虚地端，将传统的6管存储单元改造成电压型灵敏放大器；并在写数据通路中加入灵敏放大器作为写数据缓存。在写操作时，本发明先将写数据写到灵敏放大器中缓存起来，再通过灵敏放大器的放大线对位线放电，并利用存储单元自身的放大能力，只需要很小的位线电压差，即可完成对存储单元的写操作，节省了写操作所消耗的位线翻转功耗。与传统的位线全摆幅写操作相比，单次写操作所消耗的位线翻转功耗下降了4.2倍。
- 一种SRAM位线漏电流效应抑制电路-201610496115.3
- 张景波;安祥文;蔺智挺;吴秀龙;彭春雨;黎轩;陈军宁 - 安徽大学
- 2016-06-28 - 2019-04-16 - G11C11/419
- 本发明公开了一种新型SRAM位线漏电流效应抑制电路，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号
源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端
PMOS管P2的栅极接到控制信号
源极接到VDD；以灵敏放大器的输入端sa_in与
之间的电位差来取代位线BL和BLB之间的电位差。通过采用本发明公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。
- 存储器件及其操作方法-201810899680.3
- 朴城贤;李仁学;崔在承 - 三星电子株式会社
- 2018-08-08 - 2019-03-05 - G11C11/419
- 一种存储器件包括存储单元、连接到存储单元的字线、连接到存储单元的位线、连接到存储单元的互补位线、辅助位线、辅助互补位线以及开关电路。存储单元存储单个比特。开关电路响应于要在写操作期间写入储存单元中的数据比特的逻辑电平，通过使用至少一个虚设单元的至少一个或多个晶体管作为开关，将位线和互补位线中的一个电连接到辅助位线和辅助互补位线中的一个，并且至少一个虚设单元不存储数据比特。
- 用于SRAM的存储单元及其读写方法-201510090262.6
- 方伟;丁艳;陈双文;张静;潘劲东 - 中芯国际集成电路制造（上海）有限公司
- 2015-02-27 - 2019-01-29 - G11C11/419
- 本发明公开了一种用于SRAM的存储单元及其读写方法。其中，该存储单元包括：第一位线、第二位线、第三位线、第一字线和第二字线，其中，第一字线用于控制向存储单元写入由第一位线和/或第二位线所指示的电平状态，第二字线用于控制从存储单元读出电平状态，第三位线用于输出读出的电平状态；第一晶体管，通过源极和漏极连接在第三位线与第二字线之间，通过栅极连接至第一位线与第二位线之间的晶体管组，晶体管组用于写入第一位线与第二位线所指示的电平状态。本发明解决了现有的SRAM的存储单元的稳定性的技术问题。
- 一种SRAM存储单元、SRAM存储器及其控制方法-201410228075.5
- 王楠;王媛;李煜;王颖倩 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-27 - 2019-01-22 - G11C11/419
- 本发明提供一种SRAM存储单元、SRAM存储器及其控制方法，所述存储单元包括：第一上拉晶体管和第一级联下拉晶体管，所述第一上拉晶体管与第一级联下拉晶体管的栅极连接在一起构成第一反相器，其中所述第一级联下拉晶体管由第一下拉晶体管和第三下拉晶体管级联构成；第二上拉晶体管和第二级联下拉晶体管，所述第二上拉晶体管与第二级联下拉晶体管的栅极连接在一起构成第二反相器，其中所述第二级联下拉晶体管由第二下拉晶体管和第四下拉晶体管级联构成；所述第一反相器与所述第二反相器交叉耦合。根据本发明的存储单元，可明显提高SRAM存储单元的读取静态噪声容限，提高了SRAM存储单元的读操作性能以及良率。
- 存储器的读/写辅助-201480053221.3
- C·古拉蒂;R·K·辛哈;R·查巴;S·S·尹 - 高通股份有限公司
- 2014-09-24 - 2019-01-04 - G11C11/419
- 一种集成电路包括一个或多个位单元、耦合到该一个或多个位单元的字线以及同该字线一起布置以在其间具有电容的哑字线。该电容提供了字线的电压推升或者降低以辅助读和写操作。
- 用于高密度SRAM的读取和写入方案-201710784440.4
- V·布林格维加拉加万;S·纳琼德加达 - 格芯公司
- 2017-09-04 - 2019-01-01 - G11C11/419
- 本发明涉及用于高密度SRAM的读取和写入方案。本公开涉及一种结构，包括双写入位切换器件，该双写入位切换器件包括位于存储器单元阵列的不同位置处的多个位切换器件，并且该双写入位切换器件被配置为能够在存储器单元阵列的每位线的特定数量的单元处进行写入操作。
- 静态随机存取存储电路及存储器-201710422183.X
- 王颖倩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-06-06 - 2018-12-14 - G11C11/419
- 一种静态随机存取存储电路及存储器，所述静态随机存取存储电路包括：存储单元，适于存储对应的数据信息；写入单元，适于在所述存储单元处于写入选中状态时，将相应的数据信息写入所述存储单元；在所述存储单元处于写入半选中状态时，禁止向所述存储单元中写入数据；读取单元，适于读取所述存储单元中存储的数据信息。上述的方案，可以消除SRAM电路的写干扰，提升SRAM电路的性能。
- 存储器-201610252341.7
- 季秉武;周云明;赵坦夫 - 华为技术有限公司
- 2016-04-21 - 2018-12-14 - G11C11/419
- 本发明实施例提供了存储器，该存储电路包括存储单元，以及控制该存储单元读写的字线和位线；时钟电路输出预充电控制信号，以及字线WL信号，WL信号用于启动字线；预充电电路在预充电控制信号的控制下，向该存储电路的位线输入预充电信号，该预充电信号用于使该位线处于预充电状态；测试电路与时钟电路连接，用于在测试信号的控制下延迟预充电控制信号的上升沿或下降沿，使得位线在字线在启动之后的第一时长中保持预充电状态；读取电路用于读取数据；确定电路用于根据从位线读取的数据与存储单元预先存储的数据是否相同，确定存储单元是否存在缺陷。因此，本发明实施例能够实现对存储电路中的有弱缺陷的存储单元的筛选。
- 多端口SRAM器件-201510446556.8
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2015-07-27 - 2018-12-14 - G11C11/419
- 本发明提供了一种多端口存储单元，包括：位于第一金属层中的第一导线、位于第二金属层中的第二导线、位于第三金属层中的第三导线和位于第四金属层中的第四导线。第一导线包括：写位线，与写位线节点电耦合；第一读位线，与第一读位线节点电耦合；以及第二读位线，与第二读位线节点电耦合。第二导线包括与写字线节点电耦合的写字线。第四导线包括：第一读字线，与第一读字线节点电耦合；以及第二读字线，与第二读字线节点电耦合。
- 用于存储器的写辅助方法和装置-201710329938.1
- 郝旭丹;潘劲东;方伟 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2017-05-11 - 2018-11-23 - G11C11/419
- 本发明提供一种用于存储器的写辅助方法和装置，所述方法包括：检测所述存储器中的弱存储单元；以及在对所述存储器实施写操作时，确定所述写操作是否是针对所述弱存储单元的写操作，如果是，则对所述写操作实施写辅助，反之则不对所述写操作实施写辅助。本发明所提供的用于存储器的写辅助方法和装置在对存储器实施写操作时仅针对存储器中的弱存储单元通过写辅助的方式实施写操作，不仅达到了通过写辅助实现更低的最小工作电压的目的，又避免了全面使用写辅助操作带来更多的动态功耗开销，有效减小了写辅助动态功耗的开销。
- 利用碳纳米场效应晶体管实现的三值静态随机存储单元-201610388402.2
- 龚道辉;汪鹏君;张跃军;康耀鹏 - 宁波大学
- 2016-06-03 - 2018-08-31 - G11C11/419
- 本发明公开了一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；第一CNFET管、第二CNFET管、第四CNFET管、第五CNFET管、第七CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管为N型CNFET管，第三CNFET管、第六CNFET管、第八CNFET管和第十二CNFET管为P型CNFET管；优点是读写速度快、读出数据的稳定性较高，布线面积较小，功耗较低，且存储容量较大。
- 一种提高SRAM良率的补偿电路-201810089416.3
- 吴澄;张立军;季爱明;李有忠;佘一奇;桑胜男;马亚奇;顾昌山 - 苏州大学
- 2018-01-30 - 2018-08-28 - G11C11/419
- 本发明公开了一种提高SRAM良率的补偿电路，尤其包括以PMOS补偿电路，PMOS补偿电路的时序追踪位线DBL路径的一端与时序追踪单元Dummy Cell的一端连接，时序追踪位线DBL路径的另一端连接时序控制电路FSM Logic，时序控制电路FSM Logic通过灵敏放大器SA使能信号路径SAEN与灵敏放大器SA连接，时序追踪单元Dummy Cell的另一端连接时序追踪字线DWL，时序追踪字线DWL与字线WL连接，字线WL上连接有复数个存储单元，存储单元与列选择电路Column‑Mux连接；PMOS补偿电路包括一个反相器INV以及一基于反相器INV的NBTI保护电路。本发明不但能够提升工艺偏差客观存在条件下的SRAM良率，使SRAM读出灵敏放大器最小DeltaV会落在最坏SS工艺角下，减小面积和功耗，还能有效改善关键P的NBTI效应，避免整个时序发生漂移。
- 一种基于FinFET的读写分离存储单元-201810144011.5
- 胡建平;杨会山 - 宁波大学
- 2018-02-12 - 2018-08-24 - G11C11/419
- 本发明公开了一种基于FinFET的读写分离存储单元，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、位线、字线、第一写字线、第二写字线和虚地线，第一FinFET管和第三FinFET管分别为P型FinFET管，第二FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管和第八FinFET管分别为N型FinFET管；优点是在保证读操作稳定性的基础上，写噪声容限高，存储值结果稳定，电路功能稳定，且漏功耗较小，同时延时也较小，利于快速稳定存取数据。
- 静态随机存取存储器（SRAM）-201810270384.7
- 陈品翰 - 上海华力集成电路制造有限公司
- 2018-03-29 - 2018-08-21 - G11C11/419
- 本发明公开了一种静态随机存取存储器(SRAM)，包括由6个传输MOS组成的写单元和2个传输MOS组成的读单元，述读单元由串联的第一PMOS P1和第二PMOS P2组成。所述读单元的第一PMOS P1第一端作为该读单元的第一端，第一PMOS P1的第二端作为该读单元的第二端，第一PMOS P1的第三端连接第二PMOS P2的第一端，第二PMOS P2的第二端作为该读单元的第三端连接写单元，第二PMOS P2的第三端作为该读单元的第四端连接地。本发明能避免由于RPBL(读单元的位线)漏电流过大造成的讯号读取错误判断。
- 静态随机存储器及其数据写入方法、输入输出电路-201410308928.6
- 黄瑞锋;郑坚斌;于跃;吴守道;彭增发;王林 - 展讯通信（上海）有限公司
- 2014-06-30 - 2018-08-21 - G11C11/419
- 一种静态随机存储器及其数据写入方法、输入输出电路，所述方法包括：检测到某一根选通信号线被选中，所述选通信号线区分写入和读出；根据被选中的选通信号线，选中与其对应的位线；被选中的位线分别连接控制电路连接线正向和控制电路连接线反向；根据待写入数据改变所述控制电路连接线正向或控制电路连接线反向的电压；通过灵敏放大器将控制电路连接线正向和控制电路连接线反向之间的电压差放大至电源电压；经由所述被选中的位线，将所述灵敏放大器输出的数据写入至存储单元阵列中的目标存储单元。本发明在写入和读出过程中电路中各元器件的复用率更高，从而写入和读出可以采用同一电路来实现，减小了输入输出电路的空间占用。
- 一种适用于静态随机存储器的写复制电路-201610202518.2
- 熊保玉 - 西安紫光国芯半导体有限公司
- 2016-03-31 - 2018-08-21 - G11C11/419
- 本发明一种适用于静态随机存储器的写复制电路，包括行译码器、存储阵列、复制位线负载、控制电路与预译码器，复制字线负载、写复制单元、灵敏放大器及写驱动器、写复制驱动器和状态机；行译码器通过多条字线连接存储阵列和复制位线负载；存储阵列通过多条位线连接复制字线负载，灵敏放大器及写驱动器；复制位线负载连接写复制单元和写复制驱动器；控制电路与预译码器通过写开始信号连接状态机和写复制驱动器；控制电路与预译码器的输入端连接地址和写使能/时钟；复制字线负载通过复制字线连接状态机、写复制单元和写复制驱动器；写复制单元连接状态机；灵敏放大器及写驱动器连接写数据和读数据信号；状态机连接行译码器。
- 写入辅助单元-201710859141.2
- 陈炎辉;赛尔·普特·辛格 - 台湾积体电路制造股份有限公司
- 2017-09-21 - 2018-06-05 - G11C11/419
- 本发明实施例涉及一种写入辅助单元，其包括：第一上拉晶体管，其电耦合到电压阵列和第一节点；第一通过门晶体管，其电耦合到所述第一节点；和位线，其电耦合到所述第一通过门晶体管和下拉电压。所述第一通过门晶体管被配置成选择性地将所述位线耦合到所述第一节点。所述下拉电压被配置成在所述位线被耦合到所述第一节点时将所述电压阵列的电压从第一电压调整到第二电压。
- 用于静态随机存储器的存储单元和静态随机存储器-201410083038.X
- 仲纪者;张传宝;张斌 - 中芯国际集成电路制造（上海）有限公司
- 2014-03-07 - 2018-04-27 - G11C11/419
- 本发明提供了一种用于静态随机存储器的存储单元和静态随机存储器，在本发明提供的用于静态随机存储器的存储单元和静态随机存储器中，通过采用4个NMOS晶体管和3个PMOS晶体管，使得读取操作和写入操作实现相互独立，增大了读取和写入的冗余度，能够避免读取干扰现象的发生，从而提高静态随机存储器读取状态的稳定性。
- 具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器-201480019277.7
- A·斯坦斯菲尔德 - 苏尔格有限公司
- 2014-04-01 - 2018-04-27 - G11C11/419
- 提供一种存储器件，包括连接至感测放大器的一个或多个全局位线以及被分组为多个存储器单元组的多个存储器单元，每个存储器单元组具有操作地连接至存储器单元组中的每个存储器单元的一个或多个局部位线。每个存储器单元组被配置为当存储器单元组的存储器单元正被读取时，使得存储器单元组的一个或多个局部位线作为输入提供给逻辑电路，并且不连接至全局位线，逻辑电路被配置为根据存储器单元组的一个或多个局部位线的状态使得电容元件连接至一个或多个全局位线中的一个。
- 三维两端口位单元-201310724676.0
- 王俐文;陈炎輝 - 台湾积体电路制造股份有限公司
- 2013-12-18 - 2018-04-20 - G11C11/419
- 本发明公开的一种半导体存储器包括设置在三维集成电路的第一层上的读取端口阵列和设置在三维集成电路的第二层上的位单元阵列。第二层垂直放置于第一层的上方或下方。位单元阵列的至少一个位单元通过从第一层延伸至第二层的通孔连接至读取端口阵列的至少一个读取端口单元。本发明还公开了一种三维两端口位单元。
- 专利分类
