[发明专利]状态存储电路的时钟控制有效
| 申请号： | 200910174369.3 | 申请日： | 2009-09-11 |
| 公开（公告）号： | CN101685666A | 公开（公告）日： | 2010-03-31 |
| 发明（设计）人： | S·A·克文塔;M·W·弗里德里克;C·-W·黄 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G11C11/401 | 分类号： | G11C11/401;G11C11/4063;G11C11/407 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;王忠忠 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及状态存储电路的时钟控制。所述的状态存储电路包含主从锁存器，在所述的状态存储电路的功能输入处具有三态反相器电路(2)及用于插入扫描数据的三态扫描信号插入电路(12)。三态扫描信号插入电路(12)是藉由第一时钟信号nclk及第二时钟信号bclk控制。三态反相器电路(2)是藉由第三时钟信号nfclk及第四时钟信号flck控制。时钟信号产生电路将该第三及第四时钟信号保持在固定值，这些固定值在扫描模式中使三态反相器电路(2)被置于第三态。这将扫描控制逻辑移出包含三态反相器电路的功能路径而移进该时钟控制电路。 | ||
| 搜索关键词： | 状态 存储 电路 时钟 控制 | ||
【主权项】：
1.一种状态存储电路，其包含：三态扫描信号插入电路，其响应于扫描输入信号、第一时钟信号、第二时钟信号及扫描使能信号，以当所述扫描使能信号被断言时在由所述第一时钟信号及所述第二时钟信号所控制的扫描捕捉时间处取决于所述扫描输入信号来驱动存储信号；三态逻辑电路，其响应于一个或多个功能输入信号、第三时钟信号及第四时钟信号，以在由所述第三时钟信号及所述第四时钟信号所控制的功能捕捉时间处取决于所述一个或多个功能输入信号来驱动所述存储信号；信号存储电路，其响应于所述存储信号以取决于所述存储信号的值来设定所存储的信号的值，所述所存储的信号的所述值是藉由所述信号存储电路保持的；及时钟信号产生电路，其提供所述第一时钟信号、所述第二时钟信号、所述第三时钟信号及所述第四时钟信号，当所述扫描使能信号被断言时，所述第三时钟信号及所述第四时钟信号保持在固定值，其控制所述三态逻辑电路至其中所述存储信号不由所述三态逻辑电路驱动的状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910174369.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 双倍速率同步动态随机存储器-201810306235.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-04-08 - 2019-05-31 - G11C11/401
- 本发明实施例提供一种双倍速率同步动态随机存储器，包括第一控制脉冲产生电路，用于根据接收到的列地址选通脉冲产生第一控制脉冲，以使第一控制脉冲与列地址选通脉冲之间符合预设逻辑函数，其中，一个列地址选通脉冲对应一个预设时钟周期数；以及列地址选通脉冲延迟电路，列地址选通脉冲延迟电路与第一控制脉冲产生电路连接以接收第一控制脉冲；其中，列地址选通脉冲延迟电路用于接收第一命令，并根据第一控制脉冲对第一命令进行延迟得到第二命令，延迟的时钟周期数和第一控制脉冲对应的十进制数的差值为同一数值，且第二命令相对于第一命令延迟的时钟周期数等于列地址选通脉冲对应的预设时钟周期数。本发明的随机存储器结构较为简单。
- 动态随机存取存储器及其操作方法-201810218938.9
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2018-03-16 - 2019-05-17 - G11C11/401
- 本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一更新单元及一存取元件。该更新单元包括一目标列，其中该目标列被请求执行一读/写(read/write，R/W)操作。该存取元件被配置为当该更新单元正被更新时，对该目标列执行该R/W操作。
- 抗硫化的内存存储装置-201610348460.2
- 張志亮;周明煌 - 宇瞻科技股份有限公司
- 2016-05-24 - 2019-03-01 - G11C11/401
- 本发明揭露一种抗硫化的内存存储装置，其包含一连接接口单元、多个挥发性内存单元以及一印刷电路板。连接接口单元可用以耦接至一主机系统。印刷电路板可包含多个抗硫化被动组件以及一保护膜，多个抗硫化被动组件可用以控制并传导一电流至多个挥发性内存单元，保护膜可用以覆盖印刷电路板，其中多个抗硫化被动组件可包含一抗硫化电阻及一抗硫化排阻。
- 存储器和包括存储器的存储器系统-201410098051.2
- 李斗灿;宋清基 - 爱思开海力士有限公司
- 2014-03-17 - 2019-02-22 - G11C11/401
- 一种存储器，包括：第一单元块，包括多个第一字线组和一个或更多个第一冗余字线组，一个或更多个第一冗余字线组中的每个对应于多个命中信号中的一个命中信号；第二单元块，包括多个第二字线组和一个或更多个第二冗余字线组，一个或更多个第二冗余字线组中的每个对应于多个命中信号中的一个命中信号；以及控制单元，适用于响应于第一输入地址而选择单元块和字线，以及基于在第一输入地址之后输入的输入地址刷新选择的字线，而当通过第一输入地址选择的第一选择字线与冗余字线相邻时，响应于第一输入地址和命中信号而刷新与第一选择字线相邻的一个或更多个相邻字线，其中，第一输入地址在目标刷新部分中被第一个输入。
- 存储器自我刷新装置及方法-201410243626.5
- 林哲民 - 华邦电子股份有限公司
- 2014-06-03 - 2018-09-07 - G11C11/401
- 本发明提供了一种存储器自我刷新装置及方法，用于包括存储器单元的存储器阵列，包括以第一主要字线信号致能的第一字线选取模块以及自我刷新控制器。第一字线选取模块包括根据第一字线驱动信号选取第一字线的第一选取元件，与根据第二字线驱动信号选取第二字线的第二选取元件。自我刷新控制器产生第一字线驱动信号、第二字线驱动信号以及第一主要字线信号，用以选择第一字线或第二字线对应的存储器单元进行自我刷新动作。当自第一字线切换至第二字线时，自我刷新控制器将第一主要字线信号维持相同逻辑电平。本发明能达到降低自我刷新的消耗电流以增进动态存取存储器的省电目的。
- 用于对行敲击事件进行响应的方法、装置和系统-201380060811.4
- J.B.哈尔伯特;K.S.贝恩斯 - 英特尔公司
- 2013-06-28 - 2018-08-14 - G11C11/401
- 技术和机制用于促进为存储器中的行的定向刷新作准备的存储器设备的操作模式。在实施例中，存储器设备在操作在该模式中的同时执行一个或多个操作以为来自存储器控制器的将来的命令作准备，所述命令至少部分地实施存储器设备的第一存储体中的行的定向刷新。在这样的命令之前，存储器设备服务于来自存储器控制器的另一个命令。在另一个实施例中，服务于另一个命令包括存储器设备在存储器设备在该模式中操作的同时和在完成预期的将来的定向行刷新之前访问存储器设备的第二存储体。
- 动态随机存储单元及动态随机存储器-201721692214.5
- 洪根刚 - 睿力集成电路有限公司
- 2017-12-07 - 2018-06-01 - G11C11/401
- 本实用新型一种动态随机存储单元及动态随机存储器，动态随机存储单元包括：晶体管、第一二极管和第二二极管；晶体管的栅极与地址译码器的字线电连接，晶体管的漏极与地址译码器的位线电连接；位线与电源电压连接；第一二极管正负与第二二极管正负极依次连接；第一节点为第一二极管和第二二极管的一侧连接线与晶体管的源极连接节点；第二节点为第一二极管和第二二极管的另一侧连接线与一节点电压连接节点；动态随机存储器包括地址译码器和动态随机存储单元。本实用新型动态随机存储单元减少自身功耗，提高了动态随机存储器的数据传输性能。
- 响应于数据访问执行存储装置的刷新-201280074861.3
- 布莱纳·D·盖瑟;达雷尔·N·埃莫特;利迪娅·韦内斯 - 慧与发展有限责任合伙企业
- 2012-10-22 - 2018-05-25 - G11C11/401
- 存储装置中的数据访问被采样。响应于所采样的数据访问，刷新操作在存储装置中执行。
- 自动更新存储器单元的方法及使用其的半导体存储装置-201410004688.0
- 黄明前 - 晶豪科技股份有限公司
- 2014-01-06 - 2017-11-28 - G11C11/401
- 本发明提供一种自动更新存储器单元的方法，所述自动更新存储器单元的方法特别适用在一种开放式位线架构的半导体存储装置，其中半导体存储装置包括M个存储库，每一存储库内具有两个索引值相同的特殊分区及其它L个索引值不同的分区。在一个周期内，在其中一个存储库中索引值相同的两个特殊分区的两条字线与分别在其它(M‑1)个存储库中的(M‑1)条字线会被选取，其中(M‑1)条字线的每一条在对应存储库中的L个分区的其中之一。然后，更新被选取的多个字线的所述多个存储器单元。
- 用于促进对动态存储器设备的精细自刷新控制的机制-201280025142.2
- R·伊萨克;A·鲁贝格 - 美国莱迪思半导体公司
- 2012-06-22 - 2017-10-13 - G11C11/401
- 描述了一种促进改进的存储器设备刷新方案的机制。在一个实施例中，装置包括存储器设备，存储器设备具有刷新逻辑及存储器单元，存储器单元包括数据单元及补充单元，补充单元将被观察。补充单元模拟数据单元根据现有刷新策略执行常规刷新操作的衰退特性。装置还可包括刷新逻辑，用于从补充单元接收关于补充单元衰退的观察数据，并将观察数据关联于数据单元性能。刷新逻辑用以基于由补充单元收集的观察数据产生策略建议。
- 行锤击刷新命令-201380028047.2
- K.拜因斯;J.B.哈尔伯特;C.P.莫扎克;T.Z.舍恩博恩;Z.格林菲尔德 - 英特尔公司
- 2013-06-26 - 2017-08-25 - G11C11/401
- 存储器控制器发布目标刷新命令。存储器设备的特定行可以是重复访问的目标。当行在时间阈值内被重复访问时（也称为“锤击”或“行锤击事件”），物理邻近行（“受害”行）可能经历数据恶化。存储器控制器接收行锤击事件的指示，标识与行锤击事件相关联的行，并且向存储器设备发送一个或多个命令以使得存储器设备执行将刷新受害行的目标刷新。
- 压摆率自适应调整的输出电路-201410512518.3
- 彭进忠;戴颉;庄志青;职春星 - 灿芯半导体（上海）有限公司
- 2014-09-29 - 2017-02-22 - G11C11/401
- 本发明提供一种压摆率自适应调整的输出电路，其包括可调整预驱动单元、输出单元、环形振荡器和校准电路。所述可调整预驱动单元包括有连接于其输出端的多个电容单元以及多个与对应的电容单元串联的修调开关，所述输出单元包括串联的PMOS晶体管和NMOS晶体管，PMOS晶体管和NMOS晶体管的中间节点与所述输出单元的输出端相连，所述可调整预驱动单元的输出端与所述输出单元的PMOS晶体管的栅极或NMOS晶体管的栅极相连，所述环形振荡器包括首尾相连成环的多个反相器，每个反相器包括串联的PMOS晶体管和NMOS晶体管，所述校准电路检测所述环形振荡器的振荡信号的频率，基于所述振荡信号的频率输出校准信号来调控各个修调开关的导通和截止。这样，可以基于片上CMOS环形振荡器输出的振荡信号对输出电路的输出信号的压摆率进行调制，以减少工艺偏差、输入电压和温度对压摆率的影响。
- 抗硫化的内存存储装置-201620478703.X
- 張志亮;周明煌 - 宇瞻科技股份有限公司
- 2016-05-24 - 2016-10-12 - G11C11/401
- 本实用新型揭露一种抗硫化的内存存储装置，其包含一连接接口单元、多个挥发性内存单元以及一印刷电路板。连接接口单元可用以耦接至一主机系统。印刷电路板可包含多个抗硫化被动组件以及一保护膜，多个抗硫化被动组件可用以控制并传导一电流至多个挥发性内存单元，保护膜可用以覆盖印刷电路板，其中多个抗硫化被动组件可包含一抗硫化电阻及一抗硫化排阻。
- 用于存储器的目标刷新的设备及方法-201480007334.X
- 威廉·F·琼斯;杰弗里·P·莱特 - 美光科技公司
- 2014-01-17 - 2015-10-14 - G11C11/401
- 本文揭示用于目标行刷新的设备及方法。在实例设备中，预解码器接收目标行地址，且确定与所述目标行地址相关联的目标存储器行是主要存储器行还是冗余存储器行。所述预解码器经进一步配置以在所述主要存储器行为所述目标行时引起刷新物理上邻近于所述主要行的一或多个存储器行，或在所述冗余存储器行为所述目标存储器行时引起刷新物理上邻近于所述冗余存储器行的一或多个存储器行。
- 增益eDRAM存储单元结构-201110188441.5
- 林殷茵;李慧 - 复旦大学
- 2011-07-05 - 2015-08-26 - G11C11/401
- 本发明属于存储器技术领域，提出了一种改善增益型eDRAM器件结构。本发明的一种增益eDRAM单元，包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线，读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点，写MOS管、读MOS管分别具有栅极介质，其特征在于，所述的写MOS管、读MOS管具有沟槽沟道，写MOS管、读MOS管的栅极介质位于硅衬底沟槽中，栅极为向下凸起的凸面圆柱状。本发明可以明显改善器件的数据保持特性。
- 实现综合局部阵列自刷新方案的半导体存储器件-201210404449.5
- 尹载允;金孝昶;李祥载 - 三星电子株式会社
- 2012-10-22 - 2013-04-24 - G11C11/401
- 本发明公开在一种执行综合局部自刷新(CPSR)方案的半导体存储器件，在该CPSR方案中，CPSR操作在每个存储体中包括的段上不执行自刷新操作。半导体存储器件包括：掩码信息寄存器，被配置为通过存储指示在其上不执行自刷新操作的存储体和段的信息来生成掩码信息；以及掩码操作电路，被配置为响应于掩码信息在每个存储体的段上不执行自刷新操作。半导体存储器件根据用户便利性有效地执行刷新操作并支持低功耗。
- 用于减小半导体存储器装置中阵列干扰的影响的技术-201080057104.6
- 约格什·卢特拉;戴维·爱德华·菲施 - 美光科技公司
- 2010-12-15 - 2012-09-05 - G11C11/401
- 本发明揭示用于减小半导体存储器装置中阵列干扰的影响的技术。在一个特定示范性实施例中，该技术可实现为一种用于通过至少部分基于有效操作的频率而增加半导体存储器装置的刷新速率以减小半导体存储器装置中阵列干扰的影响的方法。该方法可包括接收包含第一子阵列地址的第一刷新命令以对与该第一子阵列地址相关联的存储器单元的第一逻辑子阵列执行第一刷新操作。该方法还可包括接收包含第二子阵列地址的第二刷新命令以对与该第二子阵列地址相关联的存储器单元的第二逻辑子阵列执行第二刷新操作，其中该第二刷新命令是在接收到该第一刷新命令一段时间之后接收。该方法还可包括在该时间段期间执行若干并发刷新操作。
- 时钟控制电路和使用时钟控制电路的半导体存储装置-201110038944.4
- 具岐峰 - 海力士半导体有限公司
- 2011-02-16 - 2012-05-23 - G11C11/401
- 本发明涉及一种半导体存储装置的内部时钟频率控制电路，包括：模式寄存器组，被配置为接收模式寄存器组控制信号和输出模式寄存器组信号；延迟单元，被配置为当在模式寄存器组信号被激活后经过了预定周期时产生使能信号；分频命令译码器，被配置为当所述使能信号被激活时，接收同步命令并对同步命令进行译码以产生分频开始信号；以及分频选择单元，被配置为接收具有第一频率的输入时钟，并输出具有第二频率的选择时钟，其中，第二频率的值依赖于分频开始信号的电平而实质上等于第一频率的值或小于第一频率的值。
- 存储器宏配置及其方法-201110166138.5
- 谢尔盖·罗马洛夫斯基 - 台湾积体电路制造股份有限公司
- 2011-06-15 - 2012-04-04 - G11C11/401
- 一种存储器宏，包括多个存储器阵列段，每个存储器阵列段都具有预定数量的数据输入端和输出端。段解码器电路配置为：接收指示存储器的分区数量的第一值，其中，存储器阵列段将被分割，并且基于第一值，输出多个信号，用于选择性地激活将要被存取的多个存储器阵列段中的一个或者多个。多个输出端驱动器，与段解码器电路相连接，并且与相应的输出端相连接。多个输出端驱动器配置为从每个相应被激活的存储器阵列段的相应输出端选择性地输出数据。
- 存储器装置以及控制该存储器装置的存储器控制器-200880130151.1
- 佐藤贵彦 - 富士通半导体股份有限公司
- 2008-06-30 - 2011-12-21 - G11C11/401
- 存储器装置包括：存储胞阵列，其将二维阵列数据存储在通过地址来选择的多个存储单位区域中；内部地址控制部，其基于外部地址来生成用于选择存储单位区域的内部地址；以及译码器，其译码内部地址来选择存储单位区域。并且，多个存储单位区域基于内部地址的低位比特组来存储被排列在二维阵列数据的矩阵中的第一方向上的数据，并基于内部地址的高位比特组来存储被排列在二维阵列数据的矩阵中的第二方向上的数据，内部地址控制部基于用于控制二维阵列数据的至少包括倾斜方向的多个扫描方向的扫描方向控制信号，来依次生成与所述扫描方向对应的内部地址。
- 可变存储器刷新装置和方法-200980153463.9
- 乔·M·杰德罗 - 美光科技公司
- 2009-12-30 - 2011-12-07 - G11C11/401
- 本发明描述存储器装置和方法，例如监视和调整给定存储器装置的各个不同部分的特性的那些存储器装置和方法。不同部分的实例包含瓦片或阵列或裸片。所描述的一种存储器装置和方法包含监视和调整3D存储器裸片堆栈中的不同部分的特性。可在多个选定部分处调整的一个特性包含刷新率。
- 叠堆封装结构的双倍速率同步动态随机存储器DDR-201120023200.0
- 王树锋;刘纪文 - 深圳市晶凯电子技术有限公司
- 2011-01-25 - 2011-08-17 - G11C11/401
- 一种叠堆封装结构的双倍速率同步动态随机存储器DDR，包括两块DDR晶片，各该晶片分别绑定在两块单层双面的基板上、被分别封装成为封装体P1和P2；所述封装体P1的基板的上表面设有与该基板下表面的引脚一一对应地电连接的焊接点，在该焊接点的上部的封装壳体开有通孔；封装体P2叠堆在封装体P1之上，该封装体P1的各焊接点通过预先附着在其上、位于通孔内的焊锡球，与设在封装体P2的基板下表面相应位置的各焊接点上焊锡球焊接为一体；所述封装体P2的焊接点与所述晶片的各绑定脚一一对应地电连接。本实用新型的有益效果是：采用本封装结构可以用低价格的低容量的晶片制造出高价格的高容量的DDR封装体元器件，使高容量的DDR元器件的成本下降；也可以用最新的高容量的晶片制造更大容量、更经济的DDR元器件。
- 一种增益单元eDRAM单元、存储器及操作方法-200910199380.5
- 林殷茵;孟超;董存霖;程宽;马亚楠;严冰;解玉凤 - 复旦大学
- 2009-11-26 - 2011-06-01 - G11C11/401
- 本发明属于动态随机存储器技术领域，具体为一种增益单元eDRAM单元、存储器及其操作方法。本发明提供的增益单元eDRAM单元是在写MOS晶体管、读MOS晶体管、写字线、写位线、读字线、读位线、等效寄生电容的基础上，增加耦合互补MOS晶体管和接到固定电压的公共位线而获得，使该增益单元eDRAM单元具有数据保持时间长、刷新频率低的特点，由该增益单元eDRAM单元形成的存储器具有读取速度快、功耗低的特点。
- 带MOS电容的增益单元eDRAM单元、存储器及制备方法-200910199382.4
- 林殷茵;董存霖;孟超;程宽;马亚楠;严冰 - 复旦大学
- 2009-11-26 - 2011-06-01 - G11C11/401
- 本发明提供一种增益单元eDRAM单元、存储器及制备方法，属于嵌入式动态随机存储器(eDRAM)技术领域。该发明提供的增益单元eDRAM单元在存储节点处增加一个MOS电容，从而提高增益单元eDRAM单元的数据保持时间，降低刷新频率，减小由该增益单元eDRAM单元组成的存储器的功耗。同时由于所增加的MOS电容可以与标准MOS工艺兼容，因此具有制备成本低的特点。
- 随机读写存储器及其控制方法-200910196045.X
- 郭术明 - 无锡华润上华半导体有限公司;无锡华润上华科技有限公司
- 2009-09-22 - 2011-04-20 - G11C11/401
- 本发明涉及一种随机读写存储器及其控制方法。该随机读写存储器包括多个呈阵列排布的存储单元，每一存储单元包括第一晶体管、第二晶体管和存储电容，该存储电容连接于该第一晶体管、第二晶体管之间，该第一晶体管用于控制数据读出或者写入该存储电容，该第二晶体管用于控制对该存储电容的数据刷新。本发明的随机读写存储器有较快的读写速度，又具有较小的存储单元面积和工作功耗。
- 伪静态存储器及其读操作与刷新操作的控制方法-200910093837.4
- 朱一明;刘永波 - 北京芯技佳易微电子科技有限公司
- 2009-09-23 - 2011-04-20 - G11C11/401
- 本发明提供了一种伪静态存储器，包括：读操作缓冲器及读操作标志寄存器，写操作缓冲器及写操作标志寄存器，比较器，用于比较当前读操作所针对的存储器组地址，与当前写操作缓冲器中缓存的第二数据需写入的存储器组地址，并输出比较结果信号；控制电路，用于在当前时钟周期读操作与刷新操作冲突时，依据所述读状态信号、写状态信号及比较结果信号，控制进行以下操作：从读操作缓冲器或写操作缓冲器上执行读操作且并行执行刷新操作；或者，从指定的存储器组上执行读操作，并将所读取的数据缓存至读操作缓冲器。本发明可以提高伪SRAM的存取速度，进而提高它的工作效率。
- 一种用于可编程逻辑器件的增益单元eDRAM-200910052912.2
- 林殷茵;薛晓勇 - 复旦大学
- 2009-06-11 - 2010-12-22 - G11C11/401
- 本发明属于嵌入式动态随机存储器(eDRM)技术领域，具体为一种用于可编程逻辑器件的增益单元eDRAM。本发明提供的增益单元eDRAM在存储节点和开关管的栅极之间增加一个隔离MOS管。加入隔离MOS管后，存储节点的电位产生波动并不会直接传输至开关管的栅极。因此，本发明的增益单元eDRAM所控制的可编程逻辑器件的开关管的状态稳定，不受增益单元eDRAM的刷新操作影响。
- 位线合并的增益单元eDRAM单元及存储器-200910052482.4
- 林殷茵;薛晓勇 - 复旦大学
- 2009-06-04 - 2010-12-08 - G11C11/401
- 本发明属于动态随机存储器(DRAM)技术领域，具体为一种位线合并的增益单元eDRAM单元及存储器。本发明提供的增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、等效寄生电容以及一条位线，使用该条位线代替现有技术增益单元eDRAM单元的写位线和读位线，由于只包括一条位线，具有单元面积小的特点，并且在写位线和读位线合并后不影响增益单元eDRAM单元的存储特性。使用增益单元eDRAM单元的增益单元eDRAM具有存储密度相对高的特点。
- 具隐藏更新及双端口能力的SRAM兼容嵌入式DRAM装置-200910135939.8
- 王思闵 - 旭曜科技股份有限公司
- 2009-04-30 - 2010-11-03 - G11C11/401
- 本发明提出一种具隐藏更新及双端口能力的SRAM兼容嵌入式DRAM装置。其包括：内存数组，其包括多个双端口内存细胞格；第一端口存取单元，其连接至该内存数组，以存取该内存数组中的内存细胞格；第二端口存取单元，其连接至该内存数组，以存取该内存数组中的内存细胞格；存取仲裁器，其连接至该第一端口存取单元及该第二端口存取单元，以仲裁第一存取端口存取要求、第二存取端口存取要求及隐藏更新要求。
- 半导体存储器装置及其刷新控制方法-200910171086.3
- 吴荣训 - 海力士半导体有限公司
- 2009-09-04 - 2010-10-20 - G11C11/401
- 公开了一种半导体存储器装置及其刷新控制方法。半导体存储器装置包括存储单元区块，所述存储单元区块包括多个浮动体单元(FBC)晶体管。每个FBC晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极。通过在多个浮动体单元晶体管中共享源线来形成FBC晶体管对。半导体存储器装置被配置成：当刷新信号被使能时，通过使能刷新读取信号来读取存储在存储单元区块中的数据，然后通过使能刷新写入信号来将读取数据重写到存储单元区块中。
- 专利分类
