|
|
钻瓜专利网为您找到相关结果 72个，建议您 升级VIP下载更多相关专利
- [发明专利]一种自偏置的压控振荡器电路-CN202311011771.6在审
-
周玉镇;庄志青;胡红明;张希鹏
-
灿芯半导体（上海）股份有限公司
-
2023-08-11
-
2023-10-27
-
H03B5/12
- 本发明公开了一种自偏置的压控振荡器电路，包括NMOS管主开关电路、偏置电流基准源电路和电流控制振荡器，所述电流控制电流控制振荡器与NMOS管主开关电路的电流输出端连接，所述NMOS管主开关电路的栅极用于接入VCTL控制电压，所述自偏置电流基准源电路的输入端用于连接高电平电源VDDH，所述自偏置电流基准源电路的输出端与NMOS管主开关电路的电流输入端连接，有效抑制电源纹波，同时也保证压控振荡器有更好的随机抖动和确定性抖动的性能，当压控振荡器的频率降低时，偏置电路的功耗也相应降低，相较于低压线性稳压器具有明显的功耗优势，不再依赖于低压线性稳压器提供稳定的电压，大大地简化了电路的设计并节省了芯片的面积。
- 一种偏置压控振荡器电路
- [发明专利]一种接口电路-CN201710505724.5有效
-
孔亮;庄志青;职春星
-
灿芯半导体（上海）股份有限公司
-
2017-06-28
-
2023-10-03
-
H03K19/0185
- 本发明提供一种接口电路，其包括：第一输出逻辑单元；第一输出驱动组合，其包括多个并联的第一输出驱动晶体管以及分别与各个第一输出驱动晶体管串联的多个第一电阻；第二输出逻辑单元；第二输出驱动组合，其包括多个并联的第二输出驱动晶体管及分别与各个第一输出驱动晶体管串联的多个第一电阻。在短自校准模式下，在输出数据为0时，将校验值输入所述第一输出逻辑单元，第一输出逻辑单元利用新的校验值更新原来的校验值，在输出数据为1时，将所述校验值输入所述第二输出逻辑单元，第二输出逻辑单元利用新的校验值更新原来的校验值。这样，可以让系统在不需停止读写的情况下完成短自校准。
- 一种接口电路
- [发明专利]一种应对内建电源失效的逃生电路-CN202310736396.5有效
-
周玉镇;庄志青;胡红明;张希鹏
-
灿芯半导体（成都）有限公司
-
2023-06-21
-
2023-09-12
-
H02J9/06
- 本发明公开了一种应对内建电源失效的逃生电路，属于逃生电路技术领域，包括差分信号端、内部电路、稳压产生电路、与内部电路的第一端和稳压产生电路的输出端分别电连接的电源噪声或电压敏感电路，其中，稳压产生电路的输入端连接外部电源VDD2，而稳压产生电路产生的内建电源AVDD3连接电源噪声或电压敏感电路的输入端，该逃生电路还包括与差分信号端和内建电源AVDD3连接的ESD二极管D1和ESD二极管D2，以及与差分信号端和内部电路连接的AC电容开关电路；该电路在输入信号管脚和内建电源之间增加部分的电路逻辑，可以作为内建电源失效的逃生方案，在内建电源出现振荡或其他故障时，可以作为替代方案，保证系统的正常工作。
- 一种对内电源失效逃生电路
- [发明专利]一种多模式的ONFI训练电路-CN201811388800.X有效
-
孔亮;刘亚东;庄志青
-
灿芯半导体（上海）股份有限公司
-
2018-11-21
-
2023-08-29
-
H03K19/0175
- 本发明公开了一种多模式的ONFI训练电路，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。本发明实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。
- 一种模式onfi训练电路
|
