“尹载允”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]堆叠式存储器装置、包括其的存储器系统及操作方法-CN201810826611.X有效
发明人：申岘昇;崔益准;金昭映;卞泰奎;尹载允 -专利权人：三星电子株式会社
申请日： 2018-07-25 - 公布日： 2023-10-03 - 主分类号： G06F15/78 文献下载
摘要：一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。
堆叠存储器装置包括系统操作方法

[发明专利]包括状态电路的存储器装置及其操作方法-CN201711347720.5有效
发明人：吴文熙;柳济民;吴凜;尹载允 -专利权人：三星电子株式会社
申请日： 2017-12-15 - 公布日： 2023-05-02 - 主分类号： G11C29/04 文献下载
摘要：提供包括状态电路的存储器装置及其操作方法。一种存储器装置包括命令解码器和状态电路。命令解码器对命令进行解码。状态电路顺序地存储基于解码的命令确定的所述存储器装置的操作信息，并响应于输出控制信号而输出顺序存储的操作信息中的至少一个。
包括状态电路存储器装置及其操作方法

[发明专利]存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法-CN202111431156.1在审
发明人：柳睿信;安成基;尹载允 -专利权人：三星电子株式会社
申请日： 2021-11-29 - 公布日： 2022-06-24 - 主分类号： G11C29/42 文献下载
摘要：提供了一种存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括设置在字线和位线的交叉处的多个存储单元；纠错电路，所述纠错电路被配置为从所述存储单元阵列读取数据并且纠正所读取的数据中的错误；以及错误检查和清理(ECS)电路，所述ECS电路被配置为对所述存储单元阵列执行清理操作，其中，所述ECS电路包括第一寄存器和第二寄存器，所述第一寄存器被配置为存储在所述清理操作中获得的错误地址，所述第二寄存器被配置为存储从外部设备接收的页面离线地址。
存储器件用于控制控制器包括存储系统以及操作方法

[发明专利]执行可配置模式设置的存储设备及其操作方法-CN202110833742.2在审
发明人：权宁天;金载山;柳济民;尹载允;李海硕 -专利权人：三星电子株式会社
申请日： 2021-07-22 - 公布日： 2022-03-08 - 主分类号： G11C8/12 文献下载
摘要：根据一个方面的存储设备可以包括：存储单元阵列，包括各自包括多个存储体的第一存储体区域和第二存储体区域；运算逻辑，包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE；控制逻辑，被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式；第一模式信号发生器和第二模式信号发生器，被配置为控制第一和第二PE的启用，其中，响应于第一存储体区域被设置为运算模式并且第二存储体区域被设置为常规模式，第一模式信号发生器被配置为输出第一模式信号以启用第一PE，并且第二模式信号发生器被配置为输出第二模式信号以禁用第二PE。
执行配置模式设置存储设备及其操作方法

[发明专利]存储器设备、存储器系统及操作存储器设备的方法-CN202110940332.8在审
发明人：权宁天;尹载允;金南昇;孙教民;吴成一;李硕汉 -专利权人：三星电子株式会社
申请日： 2021-08-16 - 公布日： 2022-03-04 - 主分类号： G06F3/06 文献下载
摘要：一种存储器设备，包括：多个引脚，用于从外部设备接收控制信号；第一存储体，具有第一存储单元，其中，第一存储体在第一操作模式和第二操作模式下被激活；第二存储体，具有第二存储单元，其中，第二存储体在第一操作模式下被去激活并在第二操作模式下被激活；处理单元，被配置为在第二操作模式下对从第一存储单元输出的第一数据和从第二存储单元输出的第二数据执行操作；以及存储器中处理(PIM)模式控制器，被配置为响应于控制信号而选择指示第一操作模式和第二操作模式之一的模式信息，并根据该模式信息来控制至少一个存储器参数、至少一个模式寄存器组(MRS)值或者刷新模式。
存储器设备系统操作方法

[发明专利]存储器装置及读取数据的方法-CN202110401897.9在审
发明人：赵诚慧;李起准;金成来;金灿基;宋英杰;柳睿信;尹载允;李明奎 -专利权人：三星电子株式会社
申请日： 2021-04-14 - 公布日： 2022-02-25 - 主分类号： G06F11/10 文献下载
摘要：公开了存储器装置及读取数据的方法。从存储器中读取数据的方法包括：从存储器单元读取码字；当所述码字中的错误的数量小于可纠正错误的最大数量时，纠正所述错误；当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与同一子字线相对应时，纠正所述错误；并且当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与不同的子字线相对应时，输出指示所述错误是不可纠正错误的信号。
存储器装置读取数据方法

[发明专利]半导体存储器装置-CN202110249709.5在审
发明人：柳睿信;金南昇;车相彦;尹载允;李起准 -专利权人：三星电子株式会社
申请日： 2021-03-08 - 公布日： 2021-10-12 - 主分类号： G11C29/42 文献下载
摘要：一种半导体存储器装置，包括：缓冲器晶片；堆叠在缓冲器晶片上的存储器晶片；以及硅通孔，存储器晶片中的至少一个包括：存储器单元阵列；错误校正码(ECC)引擎；错误信息寄存器；以及控制逻辑电路，其被配置为控制ECC引擎，以执行读修改写操作，其中，控制逻辑电路被配置为：基于产生信号和通过ECC码解码获得的第一校正子，在错误信息寄存器中记录与第一码字关联的第一地址；以及基于多个读修改写操作，基于在错误信息寄存器中记录的第一校正子的改变来确定第一码字的错误属性。
半导体存储器装置

[发明专利]用于支持新命令输入方案的存储器设备及其操作方法-CN202110072030.3在审
发明人：权宁天;柳济民;尹载允;李海硕;崔志显 -专利权人：三星电子株式会社
申请日： 2021-01-19 - 公布日： 2021-08-06 - 主分类号： G06F13/38 文献下载
摘要：提供了包括行引脚和列引脚的存储器设备及其操作方法，该方法包括在时钟信号的1.5个周期期间通过行引脚接收第一激活命令，在时钟信号的1个周期期间通过列引脚接收第一读命令或第一写命令，在与时钟信号的上升沿相对应的时钟信号的0.5个周期期间通过行引脚接收第一预充电命令，在时钟信号的1.5个周期期间通过行引脚接收第二激活命令，在时钟信号的1个周期期间通过列引脚接收第二读命令或第二写命令，并在与时钟信号的下降沿相对应的时钟信号的0.5个周期期间通过行引脚接收第二预充电命令。
用于支持命令输入方案存储器设备及其操作方法

[发明专利]半导体存储器装置和存储器系统-CN202010780870.0在审
发明人：柳睿信;车相彦;赵诚慧;李起准;李明奎;权宁天;尹载允 -专利权人：三星电子株式会社
申请日： 2020-08-06 - 公布日： 2021-06-25 - 主分类号： G11C29/42 文献下载
摘要：公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和包括纠错码(ECC)引擎的接口电路。存储器单元阵列包括多个易失性存储器单元、正常单元区域和奇偶校验单元区域。在写入操作中，接口电路从外部装置接收主数据和第一奇偶校验数据，并且将主数据存储在正常单元区域中，将第一奇偶校验数据存储在奇偶校验单元区域中，第一奇偶校验数据基于第一ECC生成。在读取操作中，接口电路基于第一奇偶校验数据使用第二纠错码对主数据执行纠错码解码，以校正主数据中的第一类型的错误。第二纠错码具有与第一纠错码的奇偶校验矩阵相同的奇偶校验矩阵。
半导体存储器装置系统

[发明专利]高带宽存储器和包括其的系统-CN202011039847.2在审
发明人：权宁天;孙教民;尹载允 -专利权人：三星电子株式会社
申请日： 2020-09-28 - 公布日： 2021-06-22 - 主分类号： G11C29/02 文献下载
摘要：公开了一种高带宽存储器和一种包括该高带宽存储器的系统。高带宽存储器包括：缓冲器裸片；多个存储器裸片，堆叠内部在缓冲器裸片上；多个虚设凸块组，在缓冲器裸片的边缘区域和所述多个存储器裸片的边缘区域中，其中，所述多个虚设凸块组中的每个包括在彼此相邻的两个裸片之间彼此间隔开并且被配置为将彼此相邻的所述两个裸片连接的多个虚设凸块；多个信号线组，均包括多条信号线，所述多条信号线被配置为在凸块裂纹测试操作期间通过经由所述多个虚设凸块组中的每个的多个虚设凸块的顺序传输将施加到所述多个虚设凸块中的输入虚设凸块的输入信号和多个凸块裂纹检测信号之中的对应的信号传输到所述多个虚设凸块中的输出虚设凸块。
带宽存储器包括系统

[发明专利]存储器件和电子器件-CN202011299253.5在审
发明人：权祥赫;金南昇;孙教民;尹载允 -专利权人：三星电子株式会社
申请日： 2020-11-19 - 公布日： 2021-05-25 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及存储器件和电子器件。该存储器件包括配置为从外部器件接收第一广播命令和第二广播命令的缓冲器管芯、以及堆叠在缓冲器管芯上的多个核心管芯。所述多个核心管芯包括：第一核心管芯，其包括第一处理电路、第一存储单元阵列、配置为解码第一广播命令的第一命令解码器以及配置为在第一命令解码器的控制下将第一存储单元阵列的数据输出到公共数据输入/输出总线的第一数据输入/输出电路；以及第二核心管芯，其包括第二处理电路、第二存储单元阵列、配置为解码第二广播命令的第二命令解码器以及配置为在第二命令解码器的控制下通过公共数据输入/输出总线接收第一存储单元阵列的数据的第二数据输入/输出电路。
存储器件电子器件

[发明专利]基于存储器的神经形态设备-CN202010986760.X在审
发明人：柳鹤洙;金南昇;孙教民;尹载允 -专利权人：三星电子株式会社
申请日： 2020-09-18 - 公布日： 2021-05-18 - 主分类号： G06N3/063 文献下载
摘要：一种神经形态设备包括：存储器单元阵列，包括第一存储器单元和第二存储器单元，第一存储器单元对应于第一地址并存储第一权重，第二存储器单元对应于第二地址并存储第二权重；以及神经元电路，包括积分器和激活电路，积分器对来自第一存储器单元的第一读取信号求和，激活电路基于从积分器输出的第一读取信号的第一和信号来输出第一激活信号。
基于存储器神经形态设备

[发明专利]存储器装置和包括存储器装置的存储器系统-CN202010776038.3在审
发明人：权宁天;权祥赫;孙教民;尹载允;李海硕 -专利权人：三星电子株式会社
申请日： 2020-08-05 - 公布日： 2021-05-11 - 主分类号： G11C11/406 文献下载
摘要：公开了存储器装置和包括存储器装置的存储器系统。根据发明构思的一些方面的存储器装置包括：存储器单元阵列，包括多个存储体；至少一个处理元件(PE)，连接到从所述多个存储体选择的至少一个存储体；和控制逻辑，被配置为控制包括在所述多个存储体中的每个中的字线被激活的激活操作，并且被配置为基于PE启用信号来控制至少一个存储体被刷新的刷新操作，PE启用信号被配置为选择性地启用所述至少一个PE。
存储器装置包括系统

[发明专利]包括分布电流的硅通孔的半导体装置-CN201811580255.4在审
发明人：卢寿政;吴致成;孙教民;金勇基;文钟淏;禹昇汉;尹载允 -专利权人：三星电子株式会社
申请日： 2018-12-24 - 公布日： 2019-08-06 - 主分类号： H01L23/48 文献下载
摘要：本发明提供了一种包括分布电流的硅通孔的半导体装置，所述半导体装置包括：第一半导体裸片至第M半导体裸片，堆叠在第一方向上。第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔的电源线接收电力。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。
硅通孔半导体裸片半导体装置分布电流电连接基底电源线堆叠电路穿过

[发明专利]实现综合局部阵列自刷新方案的半导体存储器件-CN201210404449.5无效
发明人： 尹载允;金孝昶;李祥载 -专利权人：三星电子株式会社
申请日： 2012-10-22 - 公布日： 2013-04-24 - 主分类号： G11C11/401 文献下载
摘要：本发明公开在一种执行综合局部自刷新(CPSR)方案的半导体存储器件，在该CPSR方案中，CPSR操作在每个存储体中包括的段上不执行自刷新操作。半导体存储器件包括：掩码信息寄存器，被配置为通过存储指示在其上不执行自刷新操作的存储体和段的信息来生成掩码信息；以及掩码操作电路，被配置为响应于掩码信息在每个存储体的段上不执行自刷新操作。半导体存储器件根据用户便利性有效地执行刷新操作并支持低功耗。
实现综合局部阵列刷新方案半导体存储器件

1
共 15 条