|
|
钻瓜专利网为您找到相关结果 255个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器芯片及其控制方法-CN202180091677.9在审
-
焦慧芳;周国名;应成伟
-
华为技术有限公司
-
2021-05-20
-
2023-10-20
-
G11C11/401
- 提供了一种存储器芯片、电路组件、电子设备和用于控制存储器芯片的方法。存储器芯片(220‑11)包括复位引脚(204)、多个命令地址引脚(202)、存储器单元(240)和模式设置电路(230)。在复位引脚(204)接收到低电平时，进入复位模式。模式设置电路(230)根据在复位模式下多个命令地址引脚(202)接收到的电平图案，生成用于将存储器芯片(220‑11)设置为标准模式或是镜像模式的模式设置信号，并且在复位结束时，使得存储器芯片(220‑11)按照设置的模式操作。通过在复位期间使用多个命令地址引脚(202)接收到的电平图案来设置操作模式并且在复位结束之后使得存储器芯片(220‑11)按照设置的模式操作，可以节省原本在正常操作模式期间设置和维持操作模式的镜像引脚。因此，可以减少存储器芯片(220‑11)的引脚数量以使得存储器更小型化，或是将其留作他用以增强存储器芯片(220‑11)的性能。
- 存储器芯片及其控制方法
- [发明专利]包含半导体元件的存储器装置-CN202080108095.2在审
-
作井康司;原田望
-
新加坡优尼山帝斯电子私人有限公司
-
2020-12-25
-
2023-09-08
-
G11C11/401
- 半导体基材(Si柱)(100)在基板(Sub)上在垂直方向直立或在水平方向延伸，且剖面为圆形或长方形，在配置于半导体基材(100)的两端的第一杂质层(101a)与第二杂质层(101b)之间，具有包围半导体基材(100)的第一栅极绝缘层(103a)、第二栅极绝缘层(103b)、第一栅极导体层(104a)及第二栅极导体层(104b)。进行存储器写入动作及存储器抹除动作，该存储器写入动作中施加电压于第一杂质层(101a)、第二杂质层(101b)、第一栅极导体层(104a)及第二栅极导体层(104b)，而通过流动于第一杂质层(101a)与第二杂质层(101b)之间的电流来使撞击游离化现象在通道区域(102)发生，并使产生的电子群及空穴群之中的电子群从通道领域(102)排出使空穴群的一部分保持于通道区域(102)，该存储器抹除动作中使保持的空穴群经由第一杂质层(101a)及第二杂质层(101b)的任一方或两方排出。
- 包含半导体元件存储器装置
- [发明专利]半导体存储器-CN202310554298.X在审
-
柳平康辅;酒向万里生
-
铠侠股份有限公司
-
2018-12-19
-
2023-08-08
-
G11C11/401
- 本申请涉及半导体存储器。实施方式提供一种能够使读出动作高速化的半导体存储器。实施方式的半导体存储器包含第1及第2存储单元、连接于第1及第2存储单元的字线、分别连接于第1及第2存储单元的第1及第2位线、分别连接于第1及第2位线的第1及第2感测放大器、以及控制器。第1及第2感测放大器分别包含第1至第3晶体管。第3晶体管的一端电连接于第1及第2晶体管，另一端连接于位线。在读出动作中控制器对字线施加读出电压ER。在第1时刻t5，控制器对第1及第2晶体管分别施加第1电压Vblk及第2电压Vblc，第1感测放大器经由第1及第3晶体管对第1位线施加电压，第2感测放大器经由第2及第3晶体管对第2位线施加电压。
- 半导体存储器
- [发明专利]存储器-CN202111539943.8在审
-
李红文;尚为兵;张良
-
长鑫存储技术有限公司
-
2021-12-15
-
2023-06-16
-
G11C11/401
- 本公开实施例提供一种存储器，包括：沿第一方向延伸的位线以及沿第二方向延伸的字线；沿第一方向排布的列选择电路以及多个存储模块；沿第一方向延伸的列选择线，列选择线电连接列选择电路，列选择电路经由列选择线驱动相应的所述放大单元；读写控制驱动电路，读写控制驱动电路与列选择电路分别位于多个存储模块的相邻侧；沿第二方向延伸的全局数据线以及沿第三方向延伸的电连接线，全局数据线经由电连接线电连接读写控制驱动电路，读写控制驱动电路用于驱动与全局数据线相对应的存储模块，以使数据经由全局数据线写入至存储单元内，或者，以从存储单元内读出数据并将数据传输至全局数据线。本公开实施例能够改善存储器的存储性能。
- 存储器
- [发明专利]存储器-CN202111539945.7在审
-
李红文;尚为兵;张良
-
长鑫存储技术有限公司
-
2021-12-15
-
2023-06-16
-
G11C11/401
- 本公开实施例提供一种存储器，包括：沿第一方向延伸的位线以及沿第二方向延伸的字线；沿第一方向排布的多个存储模块；列选择电路以及读写控制驱动电路，列选择电路与读写控制驱动电路均位于多个存储模块垂直于第一方向的同一侧；沿第一方向延伸的列选择线以及沿第三方向延伸的列连接线，每一列选择线电连接沿第一方向排布的放大单元，且列选择线经由列连接线电连接列选择电路，列选择电路用于驱动与列选择线电连接的放大单元；沿第一方向延伸的全局数据线以及沿第三方向延伸的全局连接线，全局数据线经由全局连接线电连接读写控制驱动电路，读写控制驱动电路用于驱动与全局数据线相对应的存储模块。本公开实施例有利于改善存储器的存储性能。
- 存储器
|
