[发明专利]半导体器件制造方法有效
申请号: | 200910161180.0 | 申请日: | 2009-07-31 |
公开(公告)号: | CN101640171A | 公开(公告)日: | 2010-02-03 |
发明(设计)人: | 山口一哉 | 申请(专利权)人: | 富士电机电子技术株式会社 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/027;H01L21/336 |
代理公司: | 上海专利商标事务所有限公司 | 代理人: | 张 鑫 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种包括沟槽形成工艺的半导体器件制造方法,其中沟槽用具有高结晶度的外延层掩埋,同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体,且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着,通过光刻和蚀刻使得掩模层叠膜形成开口,且在硅衬底中形成沟槽。然后,使余下的掩模层叠膜的宽度变窄,藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下,沟槽用p型半导体掩埋,藉此防止掩模层叠膜的表面被p型半导体覆盖。而且,从n型半导体的第二暴露部分生长p型半导体,藉此防止在p型半导体的表面上形成V形凹槽。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件制造方法,包括:第一掩模步骤,其在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模;蚀刻步骤,其通过蚀刻所述第一导电类型的半导体衬底的暴露给所述第一掩模的开口部分的半导体部分而形成沟槽;暴露步骤,其使所述第一掩模中的各个开口部分的宽度加宽,且暴露所述第一导电类型的半导体衬底的表面上的在所述蚀刻步骤之后未被蚀刻的半导体部分;以及层形成步骤,其在所述沟槽和在所述暴露步骤中暴露的所述第一导电类型的半导体衬底的所述半导体部分中外延生长第二导电类型的半导体层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机电子技术株式会社,未经富士电机电子技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910161180.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种适合存放和展示多种小件物品的多层展示架
- 下一篇:粉煤灰专用浮选柱
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造