[发明专利]半导体器件制造方法有效

专利信息
申请号: 200910161180.0 申请日: 2009-07-31
公开(公告)号: CN101640171A 公开(公告)日: 2010-02-03
发明(设计)人: 山口一哉 申请(专利权)人: 富士电机电子技术株式会社
主分类号: H01L21/20 分类号: H01L21/20;H01L21/027;H01L21/336
代理公司: 上海专利商标事务所有限公司 代理人: 张 鑫
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种包括沟槽形成工艺的半导体器件制造方法,其中沟槽用具有高结晶度的外延层掩埋,同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体,且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着,通过光刻和蚀刻使得掩模层叠膜形成开口,且在硅衬底中形成沟槽。然后,使余下的掩模层叠膜的宽度变窄,藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下,沟槽用p型半导体掩埋,藉此防止掩模层叠膜的表面被p型半导体覆盖。而且,从n型半导体的第二暴露部分生长p型半导体,藉此防止在p型半导体的表面上形成V形凹槽。
搜索关键词: 半导体器件 制造 方法
【主权项】:
1.一种半导体器件制造方法,包括:第一掩模步骤,其在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模;蚀刻步骤,其通过蚀刻所述第一导电类型的半导体衬底的暴露给所述第一掩模的开口部分的半导体部分而形成沟槽;暴露步骤,其使所述第一掩模中的各个开口部分的宽度加宽,且暴露所述第一导电类型的半导体衬底的表面上的在所述蚀刻步骤之后未被蚀刻的半导体部分;以及层形成步骤,其在所述沟槽和在所述暴露步骤中暴露的所述第一导电类型的半导体衬底的所述半导体部分中外延生长第二导电类型的半导体层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机电子技术株式会社,未经富士电机电子技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910161180.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top