[发明专利]半导体器件的制造方法无效
| 申请号： | 200710308390.9 | 申请日： | 2007-12-29 |
| 公开（公告）号： | CN101271831A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 刘载善;吴相录 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/28;H01L21/3213;H01L21/768;H01L21/311 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造半导体器件的方法包括：提供限定有单元区域及周边区域的衬底；在衬底上方堆叠导电层、硬掩模层、金属基硬掩模层和非晶碳(C)图案，以使用非晶碳(C)图案作为蚀刻掩模来蚀刻金属基硬掩模层，由此形成所得结构；形成光刻胶图案，以覆盖在单元区域中的所得结构，同时暴露出在周边区域中的所得结构；减小在周边区域中的蚀刻的金属基硬掩模层的宽度；移除光刻胶图案和非晶C图案；以及通过使用蚀刻的金属基硬掩模层作为蚀刻掩模来蚀刻硬掩模层和导电层，从而形成导电图案。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，该方法包括：提供衬底，在所述衬底中限定有单元区域和周边区域；在所述衬底上方堆叠导电层、硬掩模层、金属基硬掩模层和非晶碳(C)图案；使用非晶碳图案作为蚀刻掩模来蚀刻所述金属基硬掩模层，由此形成所得结构；形成光刻胶图案，以覆盖在所述单元区域中的所述所得结构，同时暴露出在所述周边区域中的所述所得结构；减少在所述周边区域中的蚀刻的金属基硬掩模层的宽度；移除所述光刻胶图案和所述非晶碳图案；和通过使用所述蚀刻的金属基硬掩模层作为蚀刻掩模来蚀刻所述硬掩模层和所述导电层，以形成导电图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710308390.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
