[发明专利]半导体器件的制造方法

说明书

相关申请交叉引用

本发明要求2007年3月23日申请的韩国专利申请2007-0028683的优先权，通过引用全文并入。

技术领域

本发明涉及制造半导体器件的方法，更特别涉及制造半导体器件以调整在周边区域中的栅极图案的临界尺寸(CD)的方法。众所周知，由于半导体器件变得更高度集成化，因此栅极图案的临界尺寸减小。

背景技术

图1是制造半导体器件的典型方法的剖面图。

参考图1，在衬底101上方顺序堆叠栅极氧化物层102、多晶硅层103和钨(W)层104。虽然未显示，但是在W层104上方形成栅极硬掩模氮化物层。通过掩模图案106图案化栅极硬掩模氮化物层。在单元区域中的图案化栅极硬掩模氮化物层是第一栅极硬掩模图案105A，而在周边区域中的图案化栅极硬掩模氮化物层是第二栅极硬掩模图案105B。

如上所述，在典型方法中，在W层上方形成栅极硬掩模层以形成栅极硬掩模图案。在栅极硬掩模层上方形成掩模图案106，以限定在单元区域和周边区域中分别所需的栅极图案的临界尺寸(CD)。同时蚀刻在单元区域和周边区域中的栅极硬掩模氮化物层，以形成第一栅极硬掩模图案105A和第二栅极硬掩模图案105B。

然而，该典型方法因在单元区域与周边区域间的图案密度间隙而造成蚀刻负载(etching loading)。在周边区域中的栅极硬掩模氮化物层在蚀刻的同时具有斜面外形S，使得在掩模图案106中显影检查临界尺寸(DICD)大于最终检查临界尺寸(FICD)。亦即，因为在密度比单元区域低的的周边区域中没有完全释放聚合物，所以增加的负载效应增大了FICD偏差(FICDbias)。

结果，周边区域的DICD的减少应与蚀刻偏差一样多，亦即，与在单元区域中的FICD的增加一样多。然而，如果周边区域的DICD减少，则掩模图案106的曝光容限(exposure margin)减少。因此，可能造成图案失效，例如图案坍塌。

特别地，因为根据设计规则和周边区域的所需FICD的减少，所需DICD的减少也应与蚀刻偏差一样多，所以难以确保掩模图案106的曝光容限以及形成图案。

发明内容

本发明的实施方案涉及提供一种制造半导体器件以调整在周边区域中的栅极图案的临界尺寸(CD)的方法。

根据本发明的一方面，提供一种制造半导体器件的方法。该方法包括：提供限定有单元区域及周边区域的衬底；在衬底上方堆叠导电层、硬掩模层、金属基硬掩模层和非晶碳(C)图案，以使用非晶碳(C)图案作为蚀刻掩模来蚀刻金属基硬掩模层，由此形成所得结构；形成光刻胶图案，以覆盖在单元区域中的所得结构，同时暴露出在周边区域中的所得结构；减小在周边区域中的蚀刻的金属基硬掩模层的宽度；移除光刻胶图案和非晶C图案；以及通过使用蚀刻的金属基硬掩模层作为蚀刻掩模来蚀刻硬掩模层和导电层，从而形成导电图案。

附图说明

图1是制造半导体器件的典型方法的剖面图。

图2A至2E是根据本发明的第一实施方案的制造半导体器件的方法的剖面图。

图3A至3F是根据本发明的第二实施方案的制造半导体器件的方法的剖面图。

图4是根据本发明的第三实施方案的制造半导体器件的方法的剖面图。

具体实施方式

本发明的实施方案涉及一种制造半导体器件的方法。

图2A至2E是根据本发明的第一实施方案的制造半导体器件的方法的剖面图。

参考图2A，在包括单元区域和周边区域的衬底201上方形成栅极绝缘层202。衬底201可以包括在其上将要实施动态随机存取存储(DRAM)过程的半导体衬底。栅极绝缘层202可以包括氧化物层。氧化物层可以是热氧化物层或等离子体氧化物层。

在栅极绝缘层202上方形成多晶硅层203。在多晶硅层203上方形成用作电极的导电层204。导电层204包括金属层或金属硅化物层。金属层包括选自钨(W)、氮化钛(TiN)和氮化钨(WN)层的一种。金属硅化物层包括硅化钨(WSi_x)层。

在导电层204上方形成栅极硬掩模层205。栅极硬掩模层205包括氮化物层。