[发明专利]微型倒装晶体管及其制造方法有效
| 申请号： | 200410014834.4 | 申请日： | 2004-05-01 |
| 公开（公告）号： | CN1571150A | 公开（公告）日： | 2005-01-26 |
| 发明（设计）人： | 王新潮;吴振江 | 申请（专利权）人： | 江苏长电科技股份有限公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L23/495;H01L29/73;H01L21/331;H01L21/56 |
| 代理公司： | 江阴市同盛专利事务所 | 代理人： | 唐纫兰 |
| 地址： | 214431江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种微型倒装晶体管及其制备方法，包括晶体管芯片1、引线框架2和塑封体3，其特点是晶体管芯片的集电极、基极、发射极三个电极都是从芯片同一表面引出，三个电极上均设置有微型凸起，晶体管芯片向下倒装，其表面的三个微型凸起电极与引线框架上相应的电极直接焊接。其制备方法为：在一高浓度N+单晶片上，做一层N型外延层，在集电极C引出部位下面，先进行高浓度N+磷预扩散，把N型外延层扩穿，使集电极C与N+衬底连通起来，再在外延层上先用B离子注入的方法做一个P型基区，同时形成集电结，然后在基区内一特定范围磷扩散，形成N+发射区及发射结，然后正面蒸铝，反刻铝形成发射极E，基极B。本发明的晶体管薄、小、轻，且有良好的电流特性及散热特性。 | ||
| 搜索关键词： | 微型 倒装 晶体管 及其 制造 方法 | ||
【主权项】：
1、一种微型倒装晶体管，包括晶体管芯片(1)、引线框架(2)和塑封体(3)，塑封体(3)将晶体管芯片(1)和引线框架(2)包覆住，晶体管芯片(1)上设置有集电极、基极、发射极三个电极，引线框架(2)上设置有相应的三个电极，其特征在于晶体管芯片(1)的集电极、基极、发射极三个电极都是从芯片(1)同一表面(11)引出，三个电极上均设置有微型凸起(12、13、14)，晶体管芯片(1)向下倒装，其表面(11)的三个微型凸起电极(12、13、14)与引线框架(2)上相应的电极直接焊接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏长电科技股份有限公司，未经江苏长电科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410014834.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种单元式塑封模块、集成式功率模块及其制备方法-202310937555.8
- 王玉林;金晓行;李冯;王毅 - 江苏扬杰半导体有限公司
- 2023-07-28 - 2023-10-27 - H01L23/48
- 一种单元式塑封模块、集成式功率模块及其制备方法。涉及半导体技术领域。包括：绝缘基板，上表面设有功率金属层一；所述功率金属层一上设置有固定连接的功率连接块一；功率芯片，设有若干，通过焊接/烧结设置在所述功率金属层一上；若干所述功率芯片上表面上分别设有固定连接的功率连接块二。若干所述功率芯片为IGBT芯片，若干所述IGBT芯片的集电极焊接/烧结设置在所述绝缘基板的功率金属层一上，若干所述IGBT芯片上表面为发射极，所述发射极上设有固定连接的功率连接块二。本发明提升了集成功率模块的良率；同时可以根据用户的需要进行装配，从而提升了用户使用的灵活性。
- 半导体装置、发光装置、显示装置、光电转换装置、电子设备、照明装置、移动体和可穿戴装置-202310411662.7
- 小林贤吾 - 佳能株式会社
- 2023-04-18 - 2023-10-27 - H01L23/488
- 提供了半导体装置、发光装置、显示装置、光电转换装置、电子设备、照明装置、移动体和可穿戴装置。半导体装置包括元件基板、透光基板、配线板和加强构件，其中，元件基板具有第一表面，在第一表面上配置有端子；透光基板具有第二表面，第二表面经由联接构件被联接到第一表面；配线板具有连接到端子的第三表面；加强构件被构造为加强元件基板和配线板之间的接合。端子沿着第一表面的第一边配置。透光基板的侧表面包括沿着第一边配置的第四表面。在第二表面和第四表面之间配置倒角的第五表面。联接构件接触第五表面，且加强构件接触配线板的位于第三表面的相反侧的第六表面、周边区域和第四表面。
- 芯片结构、芯片制造方法和固态硬盘-202310998829.4
- 孙成思;何瀚;王灿;刘昆奇;覃云珍 - 惠州佰维存储科技有限公司;深圳佰维存储科技股份有限公司
- 2023-08-08 - 2023-10-27 - H01L23/488
- 本发明公开一种芯片结构、芯片制造方法和固态硬盘，其中，芯片结构包括基底、裸片和至少一个桥接件，基底包括裸片安放位和若干引脚；裸片设于裸片安放位上，裸片包括若干焊脚；桥接件设置于裸片上；裸片的部分焊脚与基底的引脚对应连接，每一桥接件连接裸片的多个相同信号的焊脚。本发明技术方案，降低了芯片迭代更新的成本。
- 半导体元件结构及其制备方法-202211665084.1
- 杨圣辉 - 南亚科技股份有限公司
- 2022-12-23 - 2023-10-27 - H01L23/48
- 本公开提供一种半导体元件结构及其制备方法，该半导体元件结构包括设置于一第一半导体晶粒之上的一硅层，和设置于该硅层之上的一第一掩膜层。该半导体元件结构也包括设置于该第一掩膜层之上的一第二半导体晶粒，和穿过该硅层和该第一掩膜层的一硅穿孔。该硅穿孔的一底表面大于该硅穿孔的一顶表面，且该硅穿孔的该顶表面大于位于该硅穿孔的该顶表面和该底表面之间且平行于该顶表面和该底表面的一剖面。
- 具有用于电力输送及信号路由的互连堆叠的宏芯片-202310227320.X
- T·邓甘 - 安华高科技股份有限公司
- 2023-03-10 - 2023-10-27 - H01L23/48
- 本公开涉及具有用于电力输送及信号路由的互连堆叠的宏芯片。一种装置可包含具有两个或更多个电路区域的主机衬底，电连接到所述电路区域的一或多个第一堆叠，以及提供所述电路区域之间的电连接的一或多个第二堆叠。所述第二堆叠中的至少一些可包含接合到裸片的绝缘体晶片，其中所述裸片接合到所述电路区域中的至少一者。所述第二堆叠中的至少一者可包含电力分配通道，以向所述电路区域中的至少一者提供电力，所述电路区域可包含穿过所述绝缘体晶片的导电通路及所述裸片或所述裸片中的电容器。进一步来说，所述一或多个第二堆叠中的至少一者的所述裸片可包含电通道以在所述两个或更多个电路区域中的至少两者之间提供电连接。
- 半导体封装及其制造方法-202310473532.6
- A·格拉斯曼;I·尼基廷 - 英飞凌科技奥地利有限公司
- 2023-04-27 - 2023-10-27 - H01L23/488
- 一种半导体封装包括基板；布置于基板上的第一半导体管芯和第二半导体管芯；包封第一半导体管芯和第二半导体管芯的模制主体，该模制主体包括背离基板的第一外侧；多个至少部分穿过模制主体从第一外侧延伸到第一半导体管芯和/或第二半导体管芯的电连接器；布置于模制主体内的第一侧外侧上的沟槽中的多个镀敷导电轨道，导电轨道通过电连接器耦接到第一半导体管芯和/或第二半导体管芯。
- 半导体装置及其制造方法-201910676240.6
- 谷口智洋 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2019-07-25 - 2023-10-27 - H01L23/488
- 实施方式涉及半导体装置及其制造方法。半导体装置具备；半导体部；电极，设置于上述半导体部上，与上述半导体部电连接；第1金属层，选择性地设置于上述电极上；绝缘层，在上述电极上包围上述第1金属层，包括与上述第1金属层的外缘的上表面接触的第1表面及与上述第1表面相邻的第2表面；以及第2金属层，设置于上述第1金属层上。上述第2金属层具有与上述绝缘层的上述第2表面接触的外缘。
- 预通材料在各向异性导体中的使用-202010082415.3
- M·E·塔特尔;J·F·克丁;O·R·费伊;中野永一;罗时剑 - 美光科技公司
- 2020-02-07 - 2023-10-27 - H01L23/488
- 本申请涉及预通材料在各向异性导体中的使用。一种半导体装置组合件具有第一衬底、第二衬底和各向异性导电膜。所述第一衬底包含第一多个连接器。所述第二衬底包含第二多个连接器。所述各向异性导电膜定位在所述第一多个连接器与所述第二多个连接器之间。所述各向异性导电膜具有电绝缘材料以及通过所述电绝缘材料横向分隔开的多个互连件。所述多个互连件形成从所述第一多个连接器延伸到所述第二多个连接器的导电通道。一种方法包含将所述多个互连件连接到所述第一多个连接器和所述第二多个连接器，使得所述导电通道可操作以将电从所述第一衬底传导到所述第二衬底。所述方法可包含通过所述多个互连件传送电流。
- 半导体装置以及半导体装置的制造方法-201780093210.1
- 梅田宗一郎;久德淳志 - 新电元工业株式会社
- 2017-10-26 - 2023-10-27 - H01L23/48
- 半导体装置的连接件的一端部包含：水平部；第一倾斜部，其相连于水平部且位于比水平部更靠近一端部的前端侧的同时，具有从水平部向下方倾斜的形状；以及控制用折弯部，其相连于第一倾斜部且位于一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，控制用折弯部的下端面侧与第二端子的上端面相接触。
- 半导体器件及其制造方法-201810690827.8
- 森山卓史;利根川丘 - 瑞萨电子株式会社
- 2018-06-28 - 2023-10-27 - H01L23/485
- 本申请涉及半导体器件及其制造方法。一种半导体器件及一种制造半导体器件的方法，该方法确保提高的可靠性，允许进一步小型化，以及抑制在制造成本上的增加。该半导体器件包括：在在半导体衬底的上方形成的多层布线层的最上层布线层中形成的焊盘电极；以覆盖该焊盘电极的方式形成的表面保护膜；在所述表面保护膜中以部分暴露所述焊盘电极的方式形成的开口；以及，在暴露于开口底部处的焊盘电极上方形成导电层。在焊盘电极上方形成的导电层的厚度小于在焊盘电极上方形成的表面保护膜的厚度。
- 一种微电子封装用可伐/银合金复合材料及其制备方法-202110707913.7
- 元琳琳;付晓玄;史秀梅;黄晓猛;黄小凯;齐岳峰;许丽娟;王志明 - 北京有色金属与稀土应用研究所
- 2021-06-24 - 2023-10-27 - H01L23/488
- 一种微电子封装用可伐/银合金复合材料及其制备方法，该复合材料中银合金钎料层中Cu的含量为30～35wt％，Ti的含量为0.1～5.0wt％，Ni的含量为0.1～1.0wt％，余量为Ag；可伐合金层为4J29或4J34。制备方法包括：采用真空加压烧结方法制备钎料锭坯，通过热压扩散方式获得复合锭坯，经冷锻成形、中间退火、精密轧制及成品退火，获得厚度为0.15～1.5mm的层状复合材料，其中可伐合金层厚度为0.1～1mm，银合金钎料层厚度为0.01～0.5mm。本发明的可伐/银合金复合材料与陶瓷热膨胀系数匹配性好，可实现与陶瓷件良好封装。钎焊温度适中，封装工艺简单高效，器件封接后不易发生开裂，成品率高。
- 一种微型铜柱凸块-202321026328.1
- 刘正 - 苏州正丰微纳科技有限公司
- 2023-05-04 - 2023-10-27 - H01L23/48
- 本实用新型公开了一种微型铜柱凸块，包括铜柱、滑轨、磁力吸附板、耳块、转动孔、卡合板、扭转弹簧、转动轴、限位盘、齿轮、齿条、连接板和滑块，所述铜柱的一侧外壁上分布固定连接有耳块，所述耳块之间的外壁上对称安装有卡合板，所述卡合板的两侧外壁上均固定连接有转动轴，所述耳块的一侧内壁上对应转动轴开设有转动孔，所述转动轴的一侧外壁上对应转动孔固定连接有限位盘，所述卡合板的两侧外壁上均固定连接有扭转弹簧，且扭转弹簧的另一端固接于耳块的外壁上；该实用新型可以使铜柱凸块进行防脱落处理，避免铜柱凸块出现卡合不紧的情况，当外界碰触时，还可以紧密连接，确保设备的运行，提高了设备的使用效果。
- 凸块结构-202320818706.3
- 江俊纬;林咏胜;洪筠净 - 日月光半导体制造股份有限公司
- 2023-04-13 - 2023-10-27 - H01L23/488
- 本申请提供了一种凸块结构，包括：电子器件；第一金属层，位于所述电子器件上；第二金属层，位于所述第一金属层上；以及金属接合层，位于所述第二金属层上，其中，所述第一金属层在俯视图中的投影在所述金属接合层在所述俯视图中的投影内，从而提供一种稳定性能较好的凸块结构。
- 半导体器件-202320093604.X
- M·马佐拉;F·马奇希 - 意法半导体股份有限公司
- 2023-01-31 - 2023-10-27 - H01L23/488
- 本公开涉及半导体器件。半导体器件，包括：衬底，衬底包括裸片焊盘旁边的导电焊盘；半导体集成电路芯片，被安装至衬底的裸片焊盘；导电夹具，位于半导体集成电路芯片和导电焊盘之间的桥状位置中，导电夹具具有面向半导体集成电路芯片和导电焊盘的耦合表面；焊料材料层，被施加在桥状位置中的导电夹具的耦合表面处，焊料材料层将导电夹具电耦合至半导体集成电路芯片并且电耦合至导电焊盘；以及一对互补定位结构，包括在导电夹具中的腔体和在半导体集成电路芯片和导电焊盘中的至少一项中的突起，互补定位结构相互接合。互补定位结构相互接合以将导电夹具保持在桥状位置中以避免焊接期间的位移。由此，提供了改进的半导体器件。
- 半导体装置及其制造方法-202211696459.0
- 曹正翰;蔡佳琪 - 环球晶圆股份有限公司
- 2022-12-28 - 2023-10-24 - H01L23/482
- 本发明提供一种半导体装置及其制造方法，所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。
- 半导体结构及其制造方法-202210413900.3
- 廖廷丰;翁茂元;刘光文 - 旺宏电子股份有限公司
- 2022-04-15 - 2023-10-24 - H01L23/48
- 本公开提供了一种半导体结构，包括：基板、叠层、多个有源结构、多个连接结构和多个隔离层。叠层设置在基板上。叠层具有多个次阵列区。叠层包括交替设置的栅极电极和介电层。有源结构在次阵列区中穿过叠层。存储单元由栅极电极和有源结构的交点所定义。连接结构在次阵列区之间穿过叠层。连接结构中的每一个包括第一部分、第二部分和第三部分。第一部分形成为连接结构的最外层，由多晶硅形成。第二部分设置在第一部分所定义的空间中，由非晶硅形成。第三部分设置在第二部分上，由非晶硅形成。隔离层设置在叠层的侧壁与连接结构之间。本公开还提供了一种半导体结构的制备方法。
- 半导体装置-201980035157.9
- 石野宽 - 株式会社电装
- 2019-03-28 - 2023-10-24 - H01L23/48
- 一种半导体装置，具备：半导体元件(30，30A，30B)，在一面侧具有第1主电极(32)，在背面侧具有第2主电极(33)；第1导电部件(40C)及第2导电部件(40E)，是将半导体元件夹着而配置的导电部件(40)，上述第1导电部件配置在一面侧且与第1主电极连接，上述第2导电部件配置在背面侧且与第2主电极连接；绝缘部件(20)，将导电部件各自的至少一部分以及半导体元件一体地覆盖并保护；以及第1主端子(60C)及第2主端子(60E)，是与导电部件相连且向绝缘部件之外延伸设置的主端子(60)，上述第1主端子与第1导电部件相连，上述第2主端子与第2导电部件相连。主端子中，作为向绝缘部件之外突出的突出部分，具有对置部(62)和多个非对置部(63C，63E)，上述对置部以使主电流流动时产生的磁通相互抵消的方式配置，并且是第1主端子及第2主端子的板面彼此分离而对置的部分，上述多个非对置部是第1主端子及第2主端子各自中板面不对置的部分。
- 半导体装置及其制造方法-201810694822.2
- 市川幸治;白田健人 - 富士电机株式会社
- 2018-06-29 - 2023-10-24 - H01L23/488
- 本发明提供半导体装置及其制造方法，所述半导体装置具备：连接端子，其电连接于半导体芯片；母线，其具有供连接端子贯通的开口；以及熔融部分，其从连接端子的上部一直设置到母线的上表面且包含接合部分，所述连接端子的上部通过贯通母线的开口而位于比母线的上表面靠上的位置。
- 连接端子单元-201980008259.1
- 堀田丰;大须贺慎也;粂康弘 - 株式会社爱信
- 2019-01-16 - 2023-10-24 - H01L23/48
- 本发明实现一种能够适当地与包含半导体元件的半导体模块的端子连接部连接，并能够更减小与沿着芯片面的方向正交的方向观察时的投影面积的连接端子单元。连接端子单元(1)具备：多个连接端子(25)，它们与半导体模块(5)的多个端子连接部(55)对置并连接；和端子模制部(20)，其保持这些连接端子(25)。端子模制部(20)具有抵接部(T)，抵接部(T)与半导体模块(5)或者支承半导体模块(5)的基材(B)抵接。抵接部(T)具有：纵向抵接部(1a)，其从连接端子(25)与端子连接部(55)对置的方向亦即纵向(V)抵接；和侧方抵接部(1b、1c)，其从与纵向(V)交叉、并且分别不同的至少两个方向抵接。
- 一种晶圆级3D堆叠结构及其制作方法-202310932111.5
- 蒋兴龙;马书英 - 华天科技（昆山）电子有限公司
- 2023-07-27 - 2023-10-20 - H01L23/48
- 本发明公开了一种晶圆级3D堆叠结构及其制作方法，该晶圆级3D堆叠结构包括主IC晶圆，主IC晶圆正面设第一钝化层，第一钝化层上设目标图形线路RDL，目标图形线路RDL上设第二钝化层，第二钝化层上设目标图形线路UBM，主IC晶圆背面设TSV通孔且其内形成第三钝化层，主IC晶圆背面设第四钝化层，第四钝化层内设目标图形RDL，器件与目标图形RDL相连，塑封层将第三钝化层、第四钝化层和器件包裹在主IC晶圆背面。本发明中，通过TSV通孔和晶圆级封装技术将若干器件集成封装在主IC晶圆上，集成后的封装面积与晶圆面积相同，能够提高晶圆的面积利用率，使封装面积更小，相同的面积可以贴装更多器件，显著提升产品性能。
- 封装结构、半导体器件及其制造方法-202310983171.X
- 王彪;张文涛 - 长鑫科技集团股份有限公司
- 2023-08-03 - 2023-10-20 - H01L23/48
- 本公开实施例涉及半导体领域，公开了一种封装结构、半导体器件及其制造方法。半导体器件包括基底，基底包括介质层和半导体衬底，半导体衬底具有相对的正面和背面，介质层位于正面上；导电柱，导电柱位于介质层内且自正面向半导体衬底内延伸，且凸出于背面，其中，背面具有环绕导电柱的凹陷部，凹陷部与导电柱侧壁相邻接；钝化层，钝化层覆盖于背面且填充满凹陷部，钝化层还覆盖导电柱凸出于背面的侧壁，且露出所述导电柱的端面。本公开实施例至少能够提高半导体器件的可靠性。
- 柔性夹具-202310376789.X
- T·A·马尔多;李根赫;J·蒂萨艾尔 - 半导体元件工业有限责任公司
- 2023-04-11 - 2023-10-20 - H01L23/488
- 本公开涉及柔性夹具。一种夹具预成型件包括管芯接触部分和校准器结构。中间部分将管芯接触部分连接到校准器结构中的引线接触部分。管芯接触部分被配置为接触半导体管芯。校准器结构被配置为将引线接触部分附接到引线柱。管芯接触部分、中间部分和校准器结构形成用于将半导体管芯连接到引线柱的主夹具的结构。通过去除夹具预成型件的管芯接触部分和中间部分的一部分以形成用于将半导体管芯连接到引线柱的辅助夹具，可分割夹具预成型件。夹具预成型件的校准器结构、管芯接触部分的其余部分和中间部分的其余部分形成辅助夹具的结构。
- 控制夹具位置的夹具设计和方法-202310376182.1
- A·普拉扎卡莫;周志雄;V·J·H·吴 - 半导体元件工业有限责任公司
- 2023-04-11 - 2023-10-20 - H01L23/488
- 本公开涉及控制夹具位置的夹具设计和方法。根据一个方面，一种电力电子模块包括：衬底；半导体管芯，该半导体管芯耦接到该衬底；和夹具构件，该夹具构件被配置为将该半导体管芯固定到该衬底，其中该夹具构件包括：基部部分，该基部部分具有耦接到该半导体管芯的表面；延伸器部分，该延伸器部分从该基部部分延伸，其中该延伸器部分包括耦接到该衬底的接触部分；和至少一个突起，该至少一个突起从该基部部分或该延伸器部分延伸。
- 半导体器件-202310347730.8
- 宣恩彬;金钟贤;李贤正;金度亨 - 三星电子株式会社
- 2023-04-03 - 2023-10-20 - H01L23/48
- 一种半导体器件，包括：金属硅化物层，在衬底上；以及接触插塞结构，在金属硅化物层上。接触插塞结构包括：金属图案，包括第一金属；以及第一阻挡图案，覆盖金属图案的下表面和侧壁，并接触金属硅化物层。第一阻挡图案包括第二金属。金属硅化物层包括硅、第二金属和与第二金属不同的第三金属。
- 一种微电子封装混合焊料凸点结构及电镀制备方法-202310845046.2
- 祝清省;赵科涵;刘畅;成会明 - 中国科学院金属研究所
- 2023-07-11 - 2023-10-20 - H01L23/488
- 本发明涉及微电子高密度封装互连技术领域，具体为一种微电子封装混合焊料凸点结构及电镀制备方法。该凸点结构为纯锡/锡铋合金混合结构，具有更低的钎焊回流温度、良好润湿性、可焊性以及能够抑制晶须生长等优势。该电镀制备方法包括：在带有导电籽晶层的基体上，利用光刻方法在光刻胶干膜中制备出柱形孔腔；先在孔腔内自底向上电镀沉积生长纯锡，然后再继续电镀沉积生长锡铋合金；通过有机溶剂去除光刻胶，形成纯锡/锡铋合金柱状凸点阵列；在140～200℃温度钎焊回流后，形成柱状纯锡/帽状锡铋的凸点结构。该混合焊料凸点可应用于BGA、Flip‑chip等形式的微电子互连工艺，这种混合凸点不仅适合晶圆级电镀制备，也可在陶瓷、塑料、玻璃基板表面电镀制备。
- 半导体器件及其制造方法-202211616740.9
- 赵南奎;金锡勋;柳廷昊;李峭蒑;朴判贵;申东石 - 三星电子株式会社
- 2022-12-15 - 2023-10-20 - H01L23/48
- 提供了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括第一有源图案；第一沟道图案，所述第一沟道图案位于所述第一有源图案上，并且包括彼此间隔开并且垂直堆叠的第一半导体图案、第二半导体图案和第三半导体图案；第一源极/漏极图案，所述第一源极/漏极图案连接到所述第一半导体图案至所述第三半导体图案；以及栅电极，所述栅电极位于所述第一半导体图案至所述第三半导体图案上。所述第一源极/漏极图案包括朝向所述第一半导体图案突出的第一突起、朝向所述第二半导体图案突出的第二突起、以及朝向所述第三半导体图案突出的第三突起。所述第二突起的宽度大于所述第一突起的宽度。所述第三突起的宽度大于所述第二突起的宽度。
- 填埋式三维扇出封装结构及其制备方法-202280017505.1
- 郑伟;燕英强;王垚;向迅;崔银花;凌云志;何思亮;胡川;陈志涛 - 广东省科学院半导体研究所
- 2022-08-15 - 2023-10-20 - H01L23/48
- 本申请公开了填埋式三维扇出封装结构及其制备方法。填埋式三维扇出封装结构的制备方法包括：提供多面管脚芯片，其中多面管脚芯片的管脚分布于多面管脚芯片的多个侧面的不同位置；基于多面管脚芯片制作芯片模块，芯片模块的管脚位于同一平面内；将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片被嵌埋在塑封层中；去除临时载板，以使芯片模块的管脚和另外的芯片的管脚从塑封层的第一表面露出；在塑封层的第一表面上形成再布线层；以及在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点，其中导电焊球和/或凸点穿过保护介电层而与导电布线层的上管脚电连接。
- 半导体装置以及半导体装置的制造方法-201780093211.6
- 梅田宗一郎;久德淳志 - 新电元工业株式会社
- 2017-10-26 - 2023-10-20 - H01L23/48
- 半导体装置包括：引线框，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部从封装部露出；以及控制用导电性接合材料，其将半导体元件的第二端子的上端面与引线框的一端部之间接合且具有导电性。引线框的一端部包含：基准部；中间部，其相连于基准部且位于比基准部更靠近一端部的前端侧；以及倾斜部，其相连于中间部且位于一端部的前端的同时，具有从中间部向下方倾斜的形状，倾斜部以及中间部的上下方向的厚度比基准部的上下方向的厚度更薄。
- 用于先进封装应用的再分布层形成的方法-201880039885.2
- 陈翰文;史蒂文·韦尔韦贝克;罗曼·古科;关惠见;于谷;阿尔文·桑德拉扬 - 应用材料公司
- 2018-06-06 - 2023-10-20 - H01L23/485
- 本公开内容的实施方式总体描述使用压印光刻形成一个或多个装置端子再分布层的方法。本文公开的方法使得能够以低于常规光刻和蚀刻工艺的成本形成高深宽比的互连结构。另外，本文所述的工艺和方法令人满意地去除、减少和/或大体上消除在聚合物沉积工艺期间或在聚合物沉积工艺之后形成的周围聚合物层中的空隙。
- 半导体装置-201780016796.1
- 佐佐木光政 - 新电元工业株式会社
- 2017-08-24 - 2023-10-20 - H01L23/48
- 本实施方式的半导体装置1被安装在散热体上，其特征在于，包括：发热电子部件20；封装部30，用于封装发热电子部件20；引线构件40，具有：被封装部30封装的内引线部41、以及从封装部30露出的外引线部42；以及引线构件50，具有：被封装部30封装的内引线部51、以及从封装部30露出的外引线部52，其中，内引线部41具有：将从外引线部42传播的热量释放至散热体的散热端部41c、以及位于散热端部41c与外引线部42之间并且与发热电子部件20的主电极21电气连接的电气连接部41d。
- 专利分类
