“真芯（北京）半导体有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果656个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件及其制备方法-CN202011561555.5在审
发明人：金玄永;郭挑远;徐康元;高建峰;白国斌;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-25 - 公布日： 2022-07-01 - 主分类号： H01L21/62 文献下载
摘要：本发明提供一种半导体器件及其制备方法，提供半导体衬底，半导体衬底上形成有支撑层以及在支撑层内形成有电容柱；在支撑层的上方形成图案化的电极板，图案化的电极板包含完全包围电容柱的连接层，以及位于连接层上方的图案化的覆盖层，连接层的部分区域相对于图案化的覆盖层露出。通过在支撑层的上方形成图案化的电极板，而图案化的电极板包含完全包围电容柱的连接层，以及位于连接层上方的覆盖层，且连接层的部分区域相对于覆盖层露出。本发明实施例在降低了工艺难度的同时，仍然避免半导体器件的电容电极出现弯曲、裂纹或者抬升等现象，且可以应用于小尺寸器件的制备。
一种半导体器件及其制备方法

[发明专利]一种在半导体器件中形成接触孔的方法、电容器制造方法-CN202011550450.X在审
发明人：张铉瑀;许民;吴容哲;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L21/768 文献下载
摘要：本公开提供了一种在半导体器件中形成接触孔的方法、电容器制造方法。在半导体器件中形成接触孔的方法可包括但不限于如下的至少一个步骤。提供半导体基底，在半导体基底上形成至少一个叠层。接着在整个叠层上形成具有接触孔图形的掩模层，基于具有接触孔图形的掩模层刻蚀叠层，以在叠层上形成接触孔。去除掩模层之前本公开在接触孔的内侧壁上形成保护膜，以保护接触孔的内侧壁。在去除掩模层的同时，去除上述形成的保护膜。本公开可在去除掩模层过程中保护接触孔内侧壁不受刻蚀用的等离子气体损伤，以有效地避免接触孔内弯曲变大。所以本公开能够明显提高半导体器件的良率，特别是提高半导体电容器的良率。
一种半导体器件形成接触方法电容器制造

[发明专利]栅叠层结构、栅极、DRAM及其制造方法-CN202011550472.6在审
发明人：安重镒;李相遇;李东根;刘金彪;杨涛;李俊峰;王文武;罗军 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L21/28 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种栅叠层结构、栅极、DRAM及其制造方法，包括以下步骤：提供一种半导体衬底；在所述半导体衬底上形成栅叠层结构以及其上的盖层，所述栅叠层结构的中部包括栅金属层；在所述栅金属层的侧壁形成氧化层；对所述栅金属层执行离子注入；对所述栅叠层结构进行热处理。通过对栅金属层进行处理，以在栅金属层的侧壁形成氧化层，避免后续的热处理工艺对栅金属层造成损伤，提高了栅金属层的良率，避免栅极漏电的问题。
栅叠层结构栅极 dram 及其制造方法

[发明专利]掩埋沟道阵列晶体管及其制造方法-CN202011550573.3在审
发明人：崔锺武;金成基;刘金彪;杨涛;贺晓彬;李俊峰;王垚 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，所述衬底上刻蚀有栅沟槽；栅介质层，所述栅介质层位于所述栅沟槽的内壁表面；栅电极层，所述栅电极层位于所述栅沟槽的下部；盖层，所述盖层位于所述栅电极层的上方；其中，所述栅沟槽两侧的衬底中具有离子注入区域。在上述技术方案中，碳离子和硼离子在衬底上栅沟槽侧壁的存储节点和位线节点的注入，可以有效的改善栅电极层诱导漏极泄漏电流的增加，改善动态随机存储器单元的刷新特性。
掩埋沟道阵列晶体管及其制造方法

[发明专利]一种加热器及加热系统-CN202011551339.2在审
发明人：边大一;高建峰;刘卫兵;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H05B3/06 文献下载
摘要：本发明公开一种加热器及加热系统，涉及半导体设备技术领域，能够有效避免加热器因清洁气体腐蚀产生的变形。该加热器包括：加热体以及设在加热体上的导热的承载件；所述承载件为耐腐蚀承载件。本发明提供的一种加热器用于半导体器件、半导体芯片制造。
一种加热器加热系统

[发明专利]一种抗反射层及图案化方法-CN202011551343.9在审
发明人：金志勋;白国斌;高建峰;王桂磊;丁云凌;崔恒玮 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L21/027 文献下载
摘要：本发明公开一种抗反射层及图案化方法，涉及半导体制造技术领域，以改善由于反射导致的图案轮廓缺陷，实现图案的精确化，从而提高产品良率，并通过实施精细模式提高设备集成度。该抗反射层含有多孔结构。本发明还提供了一种图案化处理方法。
一种反射层图案方法

[发明专利]一种半导体结构及栅极的制作方法-CN202011551445.0在审
发明人：崔锺武;刘金彪;杨涛;孔真真;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L29/49 文献下载
摘要：本发明涉及一种半导体结构及栅极的制作方法。一种半导体结构包括：半导体衬底；所述半导体衬底的有源区设有栅极；所述栅极由栅介质层、多晶硅层、金属层依次堆叠而成，并且所述多晶硅层掺杂有一氧化碳离子。一种栅极的制作方法，包括：在半导体衬底上形成浅槽隔离，然后形成栅介质层；在所述栅介质层表面沉积多晶硅层；向所述多晶硅层内注入一氧化碳离子；然后进行N型和/或P型掺杂、沉积金属层、盖层，经过光刻刻蚀形成栅极。本发明细化了栅极多晶硅晶粒，降低了机械应力，还提高了栅极金属与多晶硅的接合稳定性。
一种半导体结构栅极制作方法

[发明专利]半导体结构及其制作工艺-CN202011551521.8在审
发明人：张铉瑀;许民;吴容哲;杨涛;贺晓彬;李俊杰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种半导体结构及其制作工艺，涉及半导体技术领域，包括：半导体衬底；蜂窝状分布的多个圆筒形电容器，多个电容器设置在衬底上，电容器包括呈沟槽状的下电极，位于下电极内壁的介质层和上电极构成第一电容，位于下电极外壁的介质层和上电极构成第二电容；至少一层支撑件，支撑件位于下电极的外壁，以对多个电容器形成支撑固定；其中，下电极的顶部高于最顶层的支撑层。在上述技术方案中，最顶层的支撑层的顶层上会被一层牺牲支撑层所覆盖，该牺牲支撑层就能够在电容器的形成过程中预留出电容器的形成空间，当最终将该牺牲支撑层去除掉以后，该层牺牲支撑层所让出的空间，可以用来形成电容器，有效的扩大电容器的容量。
半导体结构及其制作工艺

[发明专利]栅极及MOSFET的制造方法-CN202011552287.0在审
发明人：李龙范;刘金彪;杨涛;李俊峰;王文武;罗军 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L21/28 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种栅极及半导体装置的制造方法，提供一半导体衬底；在所述半导体衬底上形成栅介质层；在所述半导体衬底上依次形成未掺杂的第一多晶硅层、碳掺杂的第二多晶硅层；使用氮化物对所述第二多晶硅层的表面进行等离子体处理；对所述第二多晶硅层进行P型离子注入；对所述第二多晶硅层、第一多晶硅层和栅介质层进行刻蚀以形成栅堆叠。本实施例使用NH3气体对碳掺杂的栅极多晶硅层的表面进行原位掺杂，形成氮化物保护层，避免BF3中的F对栅极多晶硅层造成的凹陷，提高了器件的良率。
栅极 mosfet 制造方法

[发明专利]半导体结构及制作方法-CN202011552300.2在审
发明人：申相旭;李俊杰;周娜;王佳;李琳 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/11521 文献下载
摘要：本申请公开了一种半导体结构及制作方法。该半导体结构包括：有源区；两个隔离结构，分别位于所述有源区的两侧；第一栅氧化层，位于所述有源区上；浮置栅极层，位于所述第一栅氧化层上；第二栅氧化层，覆盖所述隔离结构和所述浮置栅极层；控制栅极层，覆盖所述第二栅氧化层。本申请实施例提供的半导体结构，其浮动栅极的结构相较于现有技术并无变化，其第二栅氧化层的面积较大，因此在使用时耦合率较高，电量损失小，提高了存储装置的可靠性。
半导体结构制作方法

[发明专利]半导体存储器件及其制作方法-CN202011552732.3在审
发明人：金廷修;卢一泓;白国斌;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明公开半导体存储器件及其制作方法，涉及半导体制造技术领域，以形成侧壁垂直的电容器轮廓。该半导体存储器件包括衬底及电容器。衬底具有埋栅晶体管，电容器与埋栅晶体管的源区或漏区电连接。电容器的轮廓利用刻蚀速率从下向上递变的薄膜刻蚀形成。本发明提供的半导体存储器件及其制作方法用于半导体器件、电子设备制作。
半导体存储器件及其制作方法

[发明专利]溅射装置以及晶圆镀膜方法-CN202011553419.1在审
发明人：边大一;高建峰;丁云凌;刘卫兵 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： C23C14/34 文献下载
摘要：本发明公开了一种溅射装置以及晶圆镀膜方法，该溅射装置包括反应单元，反应单元包括反应室、置物架和加热件，反应室内设有多种靶材，多种靶材沿反应室的周向间隔设置，置物架上设有至少一个用于放置晶圆的承托位，置物架能够在反应室内转动，以驱使承托位与多种靶材中的任一种对应设置，加热件的数量与承托位的数量一致，加热件与承托位对应设置。在一个反应室内设置多种靶材，以及通过置物架的转动实现晶圆与不同靶材对应设置，实现了晶圆在一个反应室内能够进行多工艺镀膜，提高了生产的效率，另外，减少了反应室的数量，使得溅射装置的制造成本得到降低，此外，无需晶圆频繁离开反应室，避免了环境对晶圆制造过程中产生不良影响。
溅射装置以及镀膜方法

[发明专利]掩埋沟道阵列晶体管及其制造方法-CN202011553616.3在审
发明人：崔锺武;金成基;熊文娟;蒋浩杰;李亭亭;崔恒玮;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，衬底上包括栅沟槽；栅介质层位于栅沟槽的内壁上；功函数层位于栅沟槽的下部且位于栅介质层的表面上；栅电极层位于栅沟槽的下部，并且栅电极的顶面低于功函数的顶面；盖层位于栅沟槽中且位于栅电极层上。在上述技术方案中，在该掩埋沟道阵列晶体管中，功函数层在沟槽深度方向的高度大于栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。
掩埋沟道阵列晶体管及其制造方法

[发明专利]接触孔中填充多晶硅的方法-CN202011553806.5在审
发明人：崔锺武;金成基;刘金彪;杨涛;贺晓彬;项金娟;王垚 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种接触孔中填充多晶硅的方法。接触孔中填充多晶硅的方法包括：在半导体衬底上形成接触孔；在所述接触孔的底壁和侧壁上沉积第一层多晶硅，然后向所述第一层多晶硅内注入离子；在所述第一层多晶硅的表面沉积第二层多晶硅，以填充所述接触孔，然后进行退火处理。本发明分两个阶段填充多晶硅作为导电介质，能够提高介质的致密度和膜均匀性，减小接触电阻，并且工序条件都可控，影响因素少，得到的器件批次间一致性高。
接触填充多晶方法

[发明专利]晶圆显影设备及晶圆清洗方法-CN202011553831.3在审
发明人：崔栽荣;丁明正;贺晓彬;刘强;王桂磊;白国斌 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： G03F7/30 文献下载
摘要：本申请属于半导体制造设备技术领域，具体涉及一种晶圆显影设备及晶圆清洗方法。本申请的晶圆显影设备包括装载台、清洗剂喷射装置和气体喷射装置，装载台用于装载晶圆，装载台能够绕自身轴向转动，清洗剂喷射装置包括喷头，喷头设于装载台的上方，喷头能够在平行于晶圆的平面内沿直线方向往复运动，喷头设有至少一个清洗剂喷嘴，清洗剂喷嘴用于在光刻胶去除过程中向晶圆喷射光刻胶清洗剂，气体喷射装置包括至少两个气体喷嘴，气体喷嘴用于在光刻胶去除过程中向晶圆喷射气体，清洗剂喷嘴沿喷头的直线往复运动的方向的前后位置处分别设有至少一个气体喷嘴。根据本申请的晶圆显影设备，能够有效地对残留在晶圆表面的光刻胶残留物进行清除。
显影设备清洗方法