“梁赛嫦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制备方法、氮化镓芯片的封装结构-CN202211506025.X有效
发明人： 梁赛嫦;曹凯 -专利权人：英诺赛科（苏州）半导体有限公司
申请日： 2022-11-29 - 公布日： 2023-10-27 - 主分类号： H01L23/367 文献下载
摘要：本申请公开了一种半导体装置及其制备方法、氮化镓芯片的封装结构，半导体装置包括：导热板，所述导热板的一侧表面具有安装凹部；半导体器件，所述半导体器件设于所述安装凹部内；电气载板，所述电气载板设于所述导热板的所述一侧表面，所述半导体器件的电极焊盘与所述电气载板的引线电气连接；其中，所述电气载板包括与所述半导体器件正对的覆盖部，所述覆盖部与所述半导体器件之间设有第一导热件。根据本申请实施例的半导体装置，通过设置安装凹部，并利用覆盖部覆盖半导体器件的有源区，使半导体器件得到保护，并且半导体器件的散热效率较高，提高了半导体器件的可靠性。
半导体装置及其制备方法氮化芯片封装结构

[发明专利]功率芯片缺陷检测方法、系统、设备及存储介质-CN202110845639.X有效
发明人： 梁赛嫦;郭依腾;曾丹;吴佳蒙 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2021-07-26 - 公布日： 2022-06-14 - 主分类号： G01R31/28 文献下载
摘要：本申请涉及一种功率芯片缺陷检测方法、系统、设备及存储介质，涉及芯片测试领域。该功率芯片缺陷检测方法包括：对功率芯片进行电流测试，获得测试结果，其中，电流测试中施加到功率芯片上的测试电流大于功率芯片的额定电流，根据测试结果，检测出有缺陷的功率芯片。本申请用以解决通过晶圆测试和成品测试对功率芯片的缺陷检测不准确的问题。
功率芯片缺陷检测方法系统设备存储介质

[发明专利]半导体器件塑封料选取方法、装置、终端设备及存储介质-CN202011120582.9在审
发明人： 梁赛嫦;杨发森;吴佳蒙;史波;肖婷 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2020-10-19 - 公布日： 2022-04-22 - 主分类号： H01L21/67 文献下载
摘要：本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。
半导体器件塑封选取方法装置终端设备存储介质

[发明专利]晶圆上芯方法、装置、存储介质和电子设备-CN202110989720.5在审
发明人： 梁赛嫦;吴佳蒙;郭依腾;曾丹 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2021-08-26 - 公布日： 2021-12-07 - 主分类号： H01L21/56 文献下载
摘要：本发明公开了一种晶圆上芯方法、装置、存储介质和电子设备。该方法包括：获取到待上芯的目标晶圆和目标晶圆的晶圆图，其中，晶圆图包括有目标晶圆中的芯片的标志；根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐；在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片。本发明解决了晶圆上芯准确度低的技术问题。
晶圆上芯方法装置存储介质电子设备

[发明专利]半导体芯片及其制作方法-CN202111158561.0在审
发明人：吴佳蒙;曾丹;郭依腾;梁赛嫦 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2021-09-30 - 公布日： 2021-12-03 - 主分类号： H01L23/532 文献下载
摘要：本申请涉及一种半导体芯片及半导体芯片的制作方法，其中，所述半导体芯片包括：晶圆、层间介质、缓冲层和金属层；所述晶圆的顶部淀积有所述层间介质；所述层间介质的顶部淀积有所述缓冲层；所述缓冲层的顶部镀有所述金属层。本申请用以解决现有技术中因应力的影响导致芯片的性能降低的问题。
半导体芯片及其制作方法

[发明专利]器件性能测试方法、装置、存储介质和电子设备-CN202110988238.X在审
发明人： 梁赛嫦;吴佳蒙;郭依腾;曾丹 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2021-08-26 - 公布日： 2021-12-03 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种器件性能测试方法、装置、存储介质和电子设备。该方法包括：获取目标器件在第一电压下的第一漏电值和在第二电压下的第二漏电值；和/或获取目标器件在第一电流下的第一耐压值和在第二电流下的第二耐压值；在第一漏电值与第二漏电值的差的绝对值大于第一阈值或者第一耐压值与第二耐压值的差的绝对值大于第二阈值的情况下，确定目标器件为不合格器件。本发明解决了器件性能测试效率低的技术问题。
器件性能测试方法装置存储介质电子设备

[发明专利]一种封装框架、封装结构及封装框架的制备方法-CN202111088688.X在审
发明人：吴佳蒙;曾丹;郭依腾;梁赛嫦 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2021-09-16 - 公布日： 2021-11-23 - 主分类号： H01L23/13 文献下载
摘要：本申请涉及电力电子技术领域，具体而言，提供了一种封装框架、封装结构及封装框架的制备方法，该所述框架包括相对设置的第一表面和第二表面，第一表面上设置有安装部，安装部的第三表面与待安装件连接，第一表面和第三表面之间存在第一方向上的间距，且安装部边缘与待安装件的周侧具有第二方向的间距。本发明提供了一种通过第一表面和第三表面之间在第一方向上间距的设置，限制焊料的位置，将待安装件安装于第三表面时多余的焊料会朝向远离待安装件的侧边运动，通过安装部边缘与待安装件的周侧具有第二方向的间距，使得待安装件安装后其周侧不会与其他部件相接触，改善了在框架上安装待安装件时发生的爬胶和溢胶的现象，提高器件封装良率。
一种封装框架结构制备方法

[发明专利]一种功率器件衬底背面处理方法及功率器件制备方法-CN201910589464.3在审
发明人：吴佳蒙;史波;肖婷;曾丹;梁赛嫦 -专利权人：珠海格力电器股份有限公司
申请日： 2019-07-02 - 公布日： 2021-01-05 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体芯片技术领域，特别涉及一种功率器件衬底背面处理方法及功率器件制备方法。包括：对衬底的背面进行减薄处理；在衬底的背面形成金属层；在金属层上淀积形成钨结构层。上述衬底背面处理方法采用具有强覆盖力的钨淀积在衬底背面，有效改善了衬底背面的不平整结构，方便功率器件的封装贴片；并且，钨材料具有导电性优良、化学性质稳定、耐热性强和膨胀系数小的特点，在实现基本的导电功能同时能够降低衬底氧化风险，保证衬底结构不易变形，进一步提高封装良率。
一种功率器件衬底背面处理方法制备

[实用新型]一种用于芯片烘烤工艺的料盘-CN201922258041.1有效
发明人： 梁赛嫦;肖婷;史波 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2019-12-16 - 公布日： 2020-06-02 - 主分类号： H01L21/673 文献下载
摘要：本实用新型涉及芯片烘烤工装技术领域，提出一种用于芯片烘烤工艺的料盘，包括盘体以及设置在所述盘体上的多个凸台，每个所述凸台顶面靠近边缘处设置有用于固定芯片的多个挡墙，相邻凸台上的相邻挡墙之间通过连接结构相互连接，本实用新型具有结构强度高、使用寿命长和制造成本低的优点。
一种用于芯片烘烤工艺

[发明专利]低应力半导体芯片固定结构、半导体器件及其制造方法-CN201811222128.7在审
发明人：曹俊;敖利波;江伟;梁赛嫦 -专利权人：珠海格力电器股份有限公司
申请日： 2018-10-19 - 公布日： 2020-04-28 - 主分类号： H01L23/495 文献下载
摘要：本发明公开了一种低应力半导体芯片固定结构、半导体器件及其制造方法，包括芯片、引线框架、导电结合件、陶瓷基板，所述引线框架包括芯片座，芯片座用于承载固定陶瓷基板，陶瓷基板用于固定芯片，包括陶瓷层和金属层，所述陶瓷层面通过导电结合件固定在芯片座上，所述金属层面通过导电结合件与芯片连接。本发明在引线框架上设置陶瓷基板，陶瓷基板包括陶瓷层和金属层，陶瓷层面与引线框架芯片座接触、通过导电结合件将陶瓷基板固定在芯片座上，并将金属层面与芯片连接，利用陶瓷的高机械强度、低热膨胀系数缓冲芯片应力，芯片不易出现翘曲、损坏，提高半导体器件封装良率及可靠性，提高了半导体器件的使用寿命。
应力半导体芯片固定结构半导体器件及其制造方法

[发明专利]一种封装结构及其制备方法-CN201811149961.3在审
发明人：马浩华;敖利波;梁赛嫦;吴佳蒙 -专利权人：珠海格力电器股份有限公司
申请日： 2018-09-29 - 公布日： 2020-04-07 - 主分类号： H01L23/367 文献下载
摘要：本发明提供了一种封装结构及其制备方法，该封装结构包括一个芯片以及包裹在所述芯片上的封装层，为了提高芯片的散热效果，该封装结构还包括一个散热结构，并且在设置该散热结构时，该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来，提高芯片的散热效果。
一种封装结构及其制备方法

[发明专利]一种半导体器件及其制造封装方法-CN201810910248.X在审
发明人：江伟;史波;敖利波;梁赛嫦 -专利权人：珠海格力电器股份有限公司
申请日： 2018-08-10 - 公布日： 2020-02-21 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种半导体器件及其制造封装方法，包括芯片、引线框架和封装体，引线框架包括芯片座和引脚，还包括导流引线，导流引线分别与芯片和引脚连接、导流引线中段向芯片外凸出，封装体注塑成型包覆于芯片、引线框架外且引脚部分伸出封装体，该封装体上设置有浇注口，浇注口设置于靠近导流引线的一侧。本发明将浇注口设置在靠近导流引线的一侧，使得封装体注塑时能够顺着导流引线的方向流动，有效消除了导流引线下方的气孔及熔接线；将导流引线的中段向芯片外凸出，使导流引线与芯片、导流引线与引线框架之间的间隙扩大，方便封装体顺利填充进去；有效防止芯片脱层、封装体胶体开裂、水汽入侵、离子污染等问题，提高了半导体器件的使用寿命。
一种半导体器件及其制造封装方法

[发明专利]一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法-CN201810884478.3在审
发明人： 梁赛嫦;马颖江;史波;江伟 -专利权人：珠海格力电器股份有限公司
申请日： 2018-08-06 - 公布日： 2020-02-18 - 主分类号： H01L23/495 文献下载
摘要：本发明涉及晶体管封装技术领域，公开了一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法，该沟槽型绝缘栅双极型晶体管封装结构包括：沟槽型绝缘栅双极型晶体管，沟槽型绝缘栅双极型晶体管包括与发射极电连接的发射极金属层以及位于发射极金属层一侧的沟槽型栅极；引线框架，引线框架包括用于固定沟槽型绝缘栅双极型晶体管的芯片放置区以及发射极引出端；连接发射极金属层与发射极引脚的第一焊线，第一焊线一端与发射极金属层背离沟槽型栅极的表面连接形成条形的第一焊点，另一端与发射极引出端连接形成第二焊点，且第一焊点的延伸方向垂直于沟槽型栅极沟槽的延伸方向。该封装结构减小了单个沟槽的应力，提高了焊线良率，提高了芯片的可靠性。
一种沟槽绝缘栅双极型晶体管封装结构及其制作方法

[实用新型]一种半导体晶圆及具有其的电子装置-CN201920706780.X有效
发明人：吴佳蒙;肖婷;敖利波;梁赛嫦;廖勇波 -专利权人：珠海格力电器股份有限公司
申请日： 2019-05-16 - 公布日： 2019-12-17 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种半导体晶圆及具有其的电子装置；半导体晶圆包括依次连接的芯片层、晶圆层和金属层；所述芯片层包括多个间隔布设在所述晶圆层上的芯片，相邻两个所述芯片形成划片道；所述划片道上间隔设置有多个凹槽。根据本实用新型提供的半导体晶圆，在晶圆层与芯片形成的划片道上设有多个凹槽，通过凹槽将划片道分隔成若干待切割区域，由于凹槽的存在，阻止了切割应力过多分散，提高切割效率，而且防止了切割过程中晶圆片出现非期待性的裂片，进而提高了晶圆产出良率。
晶圆半导体晶圆本实用新型芯片划片道芯片层划片电子装置间隔设置切割过程切割区域切割效率依次连接间隔布金属层晶圆片良率裂片分隔切割

[实用新型]一种封装结构-CN201821601781.X有效
发明人：马浩华;敖利波;梁赛嫦;吴佳蒙 -专利权人：珠海格力电器股份有限公司
申请日： 2018-09-29 - 公布日： 2019-09-03 - 主分类号： H01L23/367 文献下载
摘要：本实用新型提供了一种封装结构，该封装结构包括一个芯片以及包裹在所述芯片上的封装层，为了提高芯片的散热效果，该封装结构还包括一个散热结构，并且在设置该散热结构时，该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来，提高芯片的散热效果。
芯片封装结构散热结构散热效果封装层导热本实用新型镶嵌散发

1
2
下一页»
尾页
共 20 条