“敖利波”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果185个，建议您升级VIP下载更多相关专利

[发明专利]一种功率模块及封装方法-CN201910668258.1有效
发明人：薛勇;史波;敖利波;曾丹 -专利权人：珠海格力电器股份有限公司
申请日： 2019-07-23 - 公布日： 2023-09-12 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及电子技术领域，具体而言，涉及一种功率模块及封装方法，包括引线框架、封装基板及承载板，所述引线框架固定于所述承载板上，所述封装基板与所述引线框架的引脚之间通过相互配合的凹凸结构连接，且所述封装基板与引线框架在凹凸配合处焊接固定，所述凹凸结构包括相互配合的柱销和通孔，所述引线框架设置所述柱销，所述封装基板设置与所述柱销配合的通孔，所述引脚对应所述封装基板通孔弯折形成所述柱销，其能够解决封装基板与引线框架之间在高温和振动环境下引脚脱焊现象。
一种功率模块封装方法

[发明专利]一种引线框架、引线框架的制造方法及智能功率模块-CN202310721412.3有效
发明人：谢景亮;敖利波 -专利权人：志豪微电子（惠州）有限公司
申请日： 2023-06-19 - 公布日： 2023-09-08 - 主分类号： H01L23/495 文献下载
摘要：本发明提供了一种引线框架、引线框架的制造方法及智能功率模块，该引线框架的框架本体包括边框以及设置在边框内的引脚，边框中部设有容纳安装基板的容置位，引脚包括设置在容置位两侧的第一引脚、第二引脚。边框上设有用于支撑线路板的连杆，连杆从边框的边缘向边框中部延伸；边框上还设置有两个用于功率模块内部电路拓展的拓展引脚，拓展引脚位于第二引脚所处的一侧。该引线框架通过在容置位的一侧设置连杆，为线路板的安装提供支撑，并能够在线路板上安装驱动芯片，克服现有的引线框架通过焊盘安装驱动芯片的限制。该引线框架上还能够通过拓展引脚在使用过程中根据需求拓展不同的功能，具有较高的使用灵活性。
一种引线框架制造方法智能功率模块

[发明专利]一种三相逆变功率芯片及其制备方法-CN201910635287.8有效
发明人：陈道坤;敖利波;史波;曾丹;曹俊 -专利权人：珠海格力电器股份有限公司
申请日： 2019-07-15 - 公布日： 2023-07-21 - 主分类号： H01L21/8252 文献下载
摘要：本发明涉及芯片技术领域，公开了一种三相逆变功率芯片及其制备方法，该制备方法包括在衬底上形成有源区和位于有源区之外的隔离区，在每个有源区中形成晶体管的源极、漏极和栅极，在隔离区形成第一焊盘、第二焊盘、第三焊盘和第四焊盘，将芯片的源极、漏极和栅极均延伸至与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘，并将晶体管的源极、漏极和栅极和与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘电性连接。采用本发明提供的三相逆变功率芯片的制备方法制备的三相逆变功率芯片，提高了集成度且减小了芯片间的寄生电感，从而提高了电路的工作效率。
一种三相功率芯片及其制备方法

[实用新型]一种智能功率模块-CN202223272534.9有效
发明人：谢景亮;敖利波 -专利权人：志豪微电子（惠州）有限公司
申请日： 2022-12-07 - 公布日： 2023-06-13 - 主分类号： H01L25/18 文献下载
摘要：本实用新型公开了一种智能功率模块，包括基板和引线框架，所述基板上设置有功率芯片，所述引线框架上设置有驱动芯片，所述引线框架包括若干个引脚对，每一个引脚对包括第一引脚和第二引脚，所述第一引脚和第二引脚分别与驱动芯片中的焊盘一一对应连接；还包括连接引脚，所述连接引脚位于第一引脚或第二引脚靠近驱动芯片的一端，且所述连接引脚与第一引脚或第二引脚连通并垂直，以形成L型结构；所述连接引脚的长度大于第一引脚和第二引脚之间的距离。本实用新型借助连接引脚所形成的L形结构，确保引脚对和驱动芯片之间的引线顺序排列，降低引线布线难度，进而提升智能功率模块的质量。
一种智能功率模块

[发明专利]芯片的封装方法及芯片封装模块-CN201911090219.4有效
发明人：江伟;史波;敖利波;廖童佳;王华辉 -专利权人：珠海格力电器股份有限公司
申请日： 2019-11-08 - 公布日： 2023-04-18 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤：提供第一芯片，所述第一芯片的表面设有至少一个电极；在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；在其中至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大，且不同芯片依靠导线连接时芯片杂散电感大的问题，达到减小封装体积和降低杂散电感的目的。
芯片封装方法模块

[发明专利]一种功率模块及电子设备-CN201910561676.0有效
发明人：曹俊;马浩华;史波;苏梨梨;廖勇波;敖利波 -专利权人：珠海零边界集成电路有限公司
申请日： 2019-06-26 - 公布日： 2023-04-07 - 主分类号： H01L25/16 文献下载
摘要：本发明涉及电子器件技术领域，具体涉及一种功率模块及电子设备，功率模块通过集成用于存储电子设备的通用程序及参数设置程序的EEPROM芯片和用于存储固化的算法程序的MCU芯片，固化的算法程序不能通过EEPROM芯片被读写，且MCU芯片与EEPROM芯片电连接以读写通用程序和参数设置程序，以使用户通过对EEPROM芯片内的通用程序及参数设置时MCU芯片中存储的算法程序不会被泄露，使功率模块在满足实际需求的同时确保了MCU芯片中算法程序的安全性，进而有效提高了功率模块的安全性能。
一种功率模块电子设备

[发明专利]一种防止智能功率模块溢胶的方法-CN202010031012.6有效
发明人： 敖利波;史波;曾丹;马颖江 -专利权人：珠海零边界集成电路有限公司;珠海格力电器股份有限公司
申请日： 2020-01-13 - 公布日： 2023-03-31 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及功率模块的领域，公开一种防止智能功率模块溢胶的方法，包括：提供一正面和背面均形成有金属层的DBC基板；将引线框架与DBC基板正面的金属层连接，且在DBC基板背面的金属层一侧形成保护膜；将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块；由于在DBC基板的背面金属层形成有保护膜，使得在将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块时，对DBC基板的背面金属层进行保护，使得在注塑成型形成模块的过程中，不会有注塑成型中胶体物质与DBC基板的背面金属层接触，从而保证了DBC基板的背面金属层的正常工作，提高了功率模块的散热性能。
一种防止智能功率模块方法

[发明专利]一种QFN器件的制备方法及QFN器件-CN201911019801.1有效
发明人：马浩华;敖利波;史波;曹俊 -专利权人：珠海格力电器股份有限公司
申请日： 2019-10-24 - 公布日： 2023-01-24 - 主分类号： H01L21/48 文献下载
摘要：本发明提出了一种QFN器件制备方法及QFN器件，所述QFN器件包括芯片基底，芯片基底包括至少一个第一引脚和围绕着第一引脚的若干第二引脚，以及围绕全部第二引脚布置的且与各个第二引脚一一相接的若干第一孔；装配在芯片基底区内的芯片，其覆盖和连通第一引脚，并通过键合线连接第二引脚；塑封体，其用于将芯片塑封在芯片基底上并暴露第一引脚和第二引脚；一个平坦锡层和若干弯折锡层，平坦锡层形成在第一引脚的底面上，若干弯折锡层逐一形成在第二引脚上，每个弯折锡层都包括覆盖第二引脚的底面的底部区域及覆盖第二引脚的位于第一孔内的侧面的侧部区域。本发明的QFN器件的引脚侧面电镀有锡层，提高了器件与PCB板的焊接强度，从而提高了器件的可靠性。
一种 qfn 器件制备方法

[发明专利]一种铜桥双面散热的芯片及其制备方法-CN201911275842.7有效
发明人：江伟;史波;敖利波;曾丹;肖婷;曹俊 -专利权人：珠海格力电器股份有限公司
申请日： 2019-12-12 - 公布日： 2023-01-17 - 主分类号： H01L23/495 文献下载
摘要：本发明涉及电子器件技术领域，公开了一种铜桥双面散热的芯片及其制备方法，该铜桥双面散热的芯片包括导线框架、芯片本体、环氧树脂胶膜和铜桥，其中，导线框架包括基岛和管脚两个部分，芯片本体设置于基岛上，芯片本体包括位于朝向基岛一侧且与基岛电性连接的第一连接端和位于背离基岛一侧、通过铜桥与管脚电性连接的第二连接端；环氧树脂胶膜设置于芯片本体上且与每个第二连接端相对的位置设有开孔，开孔内设有结合材以将第二连接端与铜桥固定。该铜桥双面散热的芯片将用于固定第二连接端与铜桥的结合材限定在环氧树脂胶膜的开孔内，可以避免结合材溢出而影响铜桥双面散热的芯片的性能，该铜桥双面散热的芯片可靠性更强、散热效果更好。
一种双面散热芯片及其制备方法

[发明专利]封装结构及其制造方法-CN202010166039.6有效
发明人：林志龙;敖利波;史波;曾丹 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2020-03-11 - 公布日： 2022-11-15 - 主分类号： H01L23/373 文献下载
摘要：本发明提出了一种封装结构及其制造方法，封装结构包括导热底片、芯片、引脚以及塑封材料层，芯片固定在导热底片上，芯片与引脚形成电气连接，封装结构还包括导热网，导热网包裹芯片，并且导热网嵌装在塑封材料层内。本发明提供的封装结构，由于在塑封材料层中嵌入了导热网，提高了封装结构的散热性能，有效解决了现有的封装结构中，由于塑封料散热不好，导致芯片周围热量无法及时散出的问题；有利于注塑材料受热均匀，减少其膨胀系数，从而有效解决了现有封装结构中由于注塑受热不均匀，容易挣脱引线的问题；另外，当发生意外爆炸时，由于使用导热网包裹芯片，不会使芯片弹飞外壳，从而提高了封装结构的安全性。
封装结构及其制造方法

[发明专利]智能功率模块及封装工艺-CN202210905111.1在审
发明人： 敖利波 -专利权人：志豪微电子（惠州）有限公司
申请日： 2022-07-29 - 公布日： 2022-10-25 - 主分类号： H01L23/488 文献下载
摘要：本发明是关于一种智能功率模块及封装工艺。该智能功率模块包括：功率芯片、铜桥和封装外壳；所述功率芯片设置在所述封装外壳内；所述功率芯片与所述铜桥之间设有金属连接部；所述金属连接部包括相互连接的惰性金属层和第一锡膏层，所述惰性金属层与所述功率芯片的上表面相接触；所述第一锡膏层与所述铜桥相接触；所述封装外壳上设有开口，所述铜桥的一端设置在所述开口处。本申请提供的方案，通过设置惰性金属层，能够代替现有技术工艺中只能通过砂纸打磨金属铝层表面氧化膜进行焊锡的方式，将功率芯片与铜桥通过锡层连接在一起，使得功率芯片产生的热量很好的通过铜桥传递到外界，操作简单，且效率高。
智能功率模块封装工艺

[发明专利]半导体装置及其制造方法-CN201911375713.5有效
发明人：刘勇强;史波;曾丹;敖利波;赵家宽;葛孝昊 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2019-12-27 - 公布日： 2022-08-30 - 主分类号： H01L21/336 文献下载
摘要：本公开提供了一种半导体装置及其制造方法，涉及半导体技术领域，所述方法包括：在衬底上依次形成叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的所述掺杂区彼此邻接，其中：形成每个外延层包括：对外延层进行掺杂以形成初始掺杂区，所述初始掺杂区具有与第一导电类型不同的第二导电类型；执行退火，以使得所述初始掺杂区变为中间掺杂区；对所述中间掺杂区的边缘部分进行刻蚀，以形成贯穿所述中间掺杂区的沟槽，所述中间掺杂区的剩余部分作为所述掺杂区；和在所述沟槽中形成填充材料。
半导体装置及其制造方法

[发明专利]一种封装方法-CN201910820781.1有效
发明人：江伟;史波;敖利波;王华辉;陈治中;廖童佳 -专利权人：珠海格力电器股份有限公司
申请日： 2019-08-29 - 公布日： 2022-08-19 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种封装方法，该方法在对晶圆进行切割前，在晶圆的第一表面和第二表面形成第一保护层，由于晶圆受到第一保护层的保护，在对晶圆切割时不会出现晶圆碎裂和晶圆级芯片损伤的情况，切割得到晶圆级芯片后，再对晶圆级芯片进行侧面封装时，不需要再对晶圆级芯片进行机加工，不会损伤晶圆级芯片。
一种封装方法

[发明专利]IGBT芯片、其制造方法及功率模块-CN201911002701.8有效
发明人：肖婷;史波;敖利波;曾丹;刘勇强 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2019-10-21 - 公布日： 2022-08-19 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括：衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层，所述集电极层中设置有刻蚀槽；还包括热敏电阻，其设置于所述刻蚀槽内；还包括第一背面金属层，其设置于所述热敏电阻上，以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造，将热敏电阻集成在IGBT芯片背面上，与IGBT芯片的集电极层位于同一平面，然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线，连接到外部控制电路上，这样就可以测试出IGBT芯片的真实温度，更好地保护IGBT芯片和保证功率模块的工作运行。
igbt 芯片制造方法功率模块

[发明专利]功率半导体器件元胞结构、其制备方法及功率半导体器件-CN201911337436.9有效
发明人：曾丹;史波;肖婷;马颖江;敖利波 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2019-12-23 - 公布日： 2022-08-19 - 主分类号： H01L21/67 文献下载
摘要：本公开提供一种功率半导体器件及其制备方法。该功率半导体器件包括第一导电类型衬底、设置于所述衬底内的呈网格状分布的第一沟槽栅，以及位于由所述第一沟槽栅围合的每个网格单元格内的岛状第二沟槽栅、位于所述衬底内并位于所述第一沟槽栅和所述第二沟槽栅之间的第二导电类型阱区、位于所述阱区内的第一导电类型第一源区、第一导电类型第二源区和第二导电类型第三源区，以及位于所述衬底上方并同时与所述第一源区、所述第二源区、所述第三源区和所述第二沟槽栅形成电连接的发射极金属层。在不改变器件内部的电场线分布的情况下，增大有效沟槽栅之间的间距来降低电流密度，提高器件的抗短路能力，同时又能改善器件内部电场，提高器件耐压能力。
功率半导体器件结构制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
下一页»
尾页
共 185 条