“吴佳特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制作方法以及半导体器件-CN202210463029.8在审
发明人：黄重育;蔡清彦;吴建兴;吴佳特 -专利权人：合肥新晶集成电路有限公司
申请日： 2022-04-29 - 公布日： 2022-05-31 - 主分类号： H01L21/336 文献下载
摘要：本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：提供预备基底，预备基底包括衬底以及位于衬底上的栅极；形成步骤，在预备基底的裸露表面上形成第一介质层；去除步骤，至少去除衬底的水平表面上以及栅极的水平表面上的第一介质层，剩余的第一介质层形成位于栅极两侧的子侧墙，得到基底；循环步骤，依次进行形成步骤以及去除步骤至少一次，直到栅极两侧的第一侧墙的在水平方向上的厚度达到预定厚度，第一侧墙由多个子侧墙构成，水平方向与基底的厚度方向垂直；对第一侧墙两侧的衬底进行离子注入，形成轻掺杂源区和/或轻掺杂漏区。本申请缓解了小线宽半导体器件的侧壁刻蚀过程中基脚残留的问题。
半导体器件制作方法以及

[发明专利]一种半导体结构及其制备方法-CN202011106407.4有效
发明人：张国伟;周儒领;吴佳特 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-10-16 - 公布日： 2021-04-09 - 主分类号： H01L23/522 文献下载
摘要：本发明公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：基板；导线层，位于所述基板上；介质层，位于所述导线层上；沟槽，位于所述介质层中，所述沟槽的底端连接所述导线层，所述沟槽的侧壁具有倾斜角度；阻挡层，位于所述介质层和所述沟槽底端的所述导线层上；金属层，位于所述沟槽内和所述阻挡层上；多个保护层，位于所述金属层上；通孔，位于所述多个保护层中。本发明能有效改善所述通孔的侧壁会有杂质残留的情况，从而，在晶圆电性测试时，能有效降低对探针的损害。
一种半导体结构及其制备方法

[发明专利]一种晶圆背封结构及其制造方法-CN202011084965.5有效
发明人：朱红波;金起準;吴佳特;王厚有 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-10-12 - 公布日： 2021-02-09 - 主分类号： H01L29/06 文献下载
摘要：本发明提出一种晶圆背封结构及其制造方法，包括：提供一衬底，所述衬底具有相对设置的第一表面和第二表面；形成外延层于所述第一表面上；形成层叠结构于所述外延层，以及所述第二表面上；其中，所述层叠结构包括第一氧化层，多晶硅层及第二氧化层；通过干法刻蚀移除位于所述外延层上的所述第二氧化层，以暴露出位于所述第一表面上的所述多晶硅层；通过湿法刻蚀移除位于所述外延层上的所述多晶硅层，以暴露出位于所述第一表面上的所述第一氧化层；通过湿法刻蚀移除位于所述外延层上的所述第一氧化层，以及移除位于所述第二表面上的所述第二氧化层。本发明提出的晶圆背封结构的制造方法工艺简单。
一种晶圆背封结构及其制造方法

[发明专利]SRAM器件及其形成方法-CN202010998495.7有效
发明人：周儒领;蔡君正;詹奕鹏;许宗能;吴佳特 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-09-22 - 公布日： 2021-01-29 - 主分类号： H01L27/11 文献下载
摘要：本发明提供了一种本发明提供的SRAM器件及其形成方法，有选择性的刻蚀所述刻蚀阻挡层和保护层，使保护层在形成开孔的刻蚀过程中能很好的保留，保护层具有高致密性，在形成开孔的过程中可对侧墙起到很好的保护作用。形成共享接触孔后，共享接触孔下方的侧墙依然保留，侧墙能很好的保护轻掺杂区，避免形成漏电通道，从而提升SRAM器件器件的可靠性和电性能。形成仅覆盖侧墙的保护层；保护层覆盖所述侧墙起到保护侧墙的作用，侧墙以外的其他区域没有保护层覆盖，特别是源极（或漏极），如此一来，刻蚀阻挡层与源极（或漏极）直接接触，高拉伸张力的刻蚀阻挡层可提升晶体管载流子的迁移率。
sram 器件及其形成方法

[发明专利]一种半导体器件及其形成方法-CN202011059138.0有效
发明人：张国伟;蔡君正;吴佳特;陈信全;蒲甜松 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-09-30 - 公布日： 2021-01-29 - 主分类号： H01L21/762 文献下载
摘要：本发明提供的一种半导体器件及其形成方法，在半导体器件的形成方法中，通过在第二区的衬底上形成第二钝化层，第二钝化层的上表面不低于第一区的第一钝化层的上表面，并得到的第一区的浅沟槽的槽底与第二区的浅沟槽的槽底在衬底的同一高度处，以减小第一区的浅沟槽的深度，增加了第一区的浅沟槽的深宽比，减少了浅沟槽隔离槽中出现了填充间隙的风险，从而减少了第一区内发生漏电，避免半导体器件静态功耗增大，提高了半导体器件的性能，还提高了良率。另外，通过同时形成第一区的浅沟槽和第二区的浅沟槽，使得高压区的制备工艺集成至低压区、中压区和存储区的制备工艺中。
一种半导体器件及其形成方法

[发明专利]CMOS集成器件的形成方法-CN202011384545.9在审
发明人：周儒领;吴佳特;詹奕鹏 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-12-02 - 公布日： 2021-01-08 - 主分类号： H01L27/092 文献下载
摘要：本发明提供了一种CMOS集成器件的形成方法，包括：在衬底内形成P型阱区和N型阱区；在衬底表面形成核心NMOS管的栅极和I/O NMOS管的栅极，同时，在衬底的表面形成核心PMOS管的栅极和I/O PMOS管的栅极；形成覆盖多个栅极的氮化硅第一侧墙；通入含氮气体，以消除所述氮化硅第一侧墙的表面的硅悬空键；向P型阱区分别注入离子形成核心NMOS管的LDD区和I/O NMOS管的LDD区；向N型阱区分别注入离子形成核心PMOS管的LDD区和I/O PMOS管的LDD区。通过消除氮化硅第一侧墙表面的硅悬空键，防止氮化硅表面的硅悬空键被氧化成二氧化硅，从而减少氮化硅第一侧墙的厚度在后续制程中的损失。
cmos 集成器件形成方法

[发明专利]一种金属互连结构的形成方法-CN202011086874.5在审
发明人：张国伟;吴佳特;李武祥 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2020-10-12 - 公布日： 2021-01-08 - 主分类号： H01L21/768 文献下载
摘要：本发明提供的一种金属互连结构的形成方法通过在所述半导体衬底上形成一氮碳硅层，以及第一次研磨工艺、第二次研磨工艺避免了半导体衬底中第一通孔高密集区域发生凹陷缺陷，有利于避免在金属插塞上形成金属层时出现金属连桥的问题。
一种金属互连结构形成方法

[发明专利]一种半导体结构的制造方法-CN202011283775.6在审
发明人：蔡君正;周儒领;许宗能;吴佳特;许玉媛 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-11-17 - 公布日： 2020-12-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体结构的制造方法。所述制造方法包括：提供一衬底，其包括高压区和低压区；形成牺牲氧化层和牺牲氮化层于所述衬底上；形成图案化的光阻层于所述氮化层，并暴露出位于所述高压区上的所述牺牲氮化层；以所述图案化的光阻层为掩模，对所述高压区进行刻蚀，以于所述高压区内形成凹部；形成高压氧化层于所述凹部内，其与所述牺牲氧化层平齐，且厚度大于所述牺牲氧化层的厚度；移除所述低压区上的所述牺牲氮化层；形成介质层于所述高压区和所述低压区上；形成先进图案化层于所述介质层上，以及形成覆盖层于所述先进图案化层上；形成至少一浅沟槽隔离结构于所述衬底中。本发明改善了浅沟槽隔离结构中填充孔洞的问题。
一种半导体结构制造方法

[发明专利]沟槽隔离结构的形成方法-CN201910048694.9有效
发明人：张玉贵;吴佳特 -专利权人：合肥晶合集成电路有限公司
申请日： 2019-01-18 - 公布日： 2020-11-20 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种沟槽隔离结构的形成方法。通过在沟槽中填充含氧绝缘层，并进一步注入硼离子以形成氧化硼，从而可利用含氧化硼的含氧绝缘层构成沟槽隔离结构的绝缘材料，相当于提高了沟槽隔离结构其绝缘材料的绝缘性能，有利于同时改善沟槽隔离结构的隔离性能与填沟能力。
沟槽隔离结构形成方法

[发明专利]浅沟槽隔离结构的形成方法-CN202011013437.0在审
发明人：周儒领;蔡君正;许宗能;吴佳特;詹奕鹏 -专利权人：晶芯成（北京）科技有限公司
申请日： 2020-09-24 - 公布日： 2020-11-13 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀过程残余氟基气体，所述沟槽的表面被自然氧化形成第一氧化层；对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层，避免残余的氟基气体以及第一氧化层造成沟槽中填充的隔离层进一步氧化，使沟槽中的隔离层横向（平行于衬底的方向上）变宽导致沟槽两侧的衬底损失，以减少工艺制备与电路设计之间的偏差，提高衬底的有效利用面积。
沟槽隔离结构形成方法

[发明专利]形成单晶硅层的方法-CN201010275009.5有效
发明人：邹陆军;庞军玲;王灵玲;郭佳衢;吴佳特 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-09-03 - 公布日： 2012-03-21 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种形成单晶硅层的方法，用于相变随机存取存储器，该方法包括：提供前端器件结构，包括单元阵列区和外围电路区；在单元阵列区和外围电路区的表面上形成氧化物层；在氧化物层上形成多晶硅籽晶层；蚀刻多晶硅籽晶层和氧化物层，以去除多晶硅籽晶层和氧化物层的位于单元阵列区中的部分，并且保留多晶硅籽晶层和氧化物层的位于外围电路区的部分；以及在单元阵列区的表面上以及多晶硅籽晶层和氧化物层的位于外围电路区的部分上形成所述单晶硅层。该方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并实现工艺流程的简单化。
形成单晶硅方法

[发明专利]一种非挥发性阻抗存储器及其制造方法-CN201010264458.X无效
发明人：鲍震雷;季明华;吴佳特;蔡建祥;林殷茵 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2007-12-17 - 公布日： 2011-06-01 - 主分类号： H01L27/24 文献下载
摘要：本发明提供了一种RRAM及其制造方法，该RRAM包括上下电极和夹设在两者间的双阻金属氧化层。现有技术中RRAM制程并未穿插在半导体器件的制程中，从而使其制造过程复杂且效率低下，另外在RRAM制程中双阻金属氧化层或下电极会暴露在灰化工艺的氧等离子体中，从而造成双阻金属氧化层成分或厚度难以控制进而造成RRAM质量的退化。本发明的RRAM的下电极为金属插塞或设置在下层金属层中的金属导线，上电极与第一或上层金属层中的上电极引出导线相连，本发明的RRAM制造方法将RRAM制程穿插在半导体器件的制程中，并使用了硬掩模层从而避免将双阻金属氧化层或下电极暴露在灰化工艺的氧等离子体中。本发明可提高RRAM的质量和制造效率，并简化制造过程且降低制造成本。
一种挥发性阻抗存储器及其制造方法

[发明专利]半导体制造方法-CN200910051558.1无效
发明人：庞军玲;李绍彬;吴佳特 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-05-19 - 公布日： 2010-11-24 - 主分类号： H01L21/283 文献下载
摘要：本发明公开一种半导体制造方法，步骤为：在控制栅侧壁形成第一氧化层；在第一氧化层两侧形成绝缘层；在绝缘层两侧形成第二氧化层；刻蚀去除第二氧化层；在绝缘层两侧的半导体基体上以及控制栅上形成自对准硅化物。本发明通过形成所述第二氧化层以及所述氮化物，使得所述第二氧化层以及氮化物形成的绝缘厚度加厚，可以防止在刻蚀第二氧化层过程中，由于刻蚀速度过快导致过度刻蚀掉所述第一层氧化层，避免形成自对准硅化物时，自对准硅化物向控制栅扩散，从而避免了控制栅经过该自对准硅化物与所述源极、漏极之间漏电的产生，提高了器件的性能。
半导体制造方法

[发明专利]浅沟道隔离结构的制造方法-CN200910046888.1有效
发明人：胡建强;吴佳特;李绍彬;庞军玲 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-03-02 - 公布日： 2010-09-08 - 主分类号： H01L21/762 文献下载
摘要：本发明中公开了一种浅沟道隔离结构的制造方法，该方法包括：在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光显影工艺后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽；对氮化硅层进行回蚀；使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层；向浅沟槽内填充绝缘层，去除氮化硅层和垫氧化层，形成浅沟槽隔离结构。通过使用上述的方法，有利于在STI结构上形成对称的圆形顶角，同时还增加了该圆形顶角上的氧化层的厚度，从而减小了所述凹坑对半导体元器件的电学性能的不利影响。
沟道隔离结构制造方法

[发明专利]刻蚀闪存中介电存储层的方法-CN200810040226.9有效
发明人：李雪;许宗能;杨海玩;吴佳特 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2008-07-04 - 公布日： 2010-01-06 - 主分类号： H01L21/8247 文献下载
摘要：一种刻蚀闪存中介电存储层的方法，提供半导体衬底以及依次位于半导体衬底上的栅介质层、第一半导体层，位于栅介质层、第一半导体层以及半导体衬底内的浅沟槽，布置于第一半导体层与浅沟槽的远离半导体衬底表面的连续的介电存储层、第二半导体层，以及具有开口结构的硬掩模层，所述方法包括如下步骤：以硬掩模层作为阻挡层，刻蚀第二半导体层，至露出介电存储层；去除硬掩模层；去除介电存储层。本发明的优点在于，将去除硬掩模层和去除介电存储层的工艺分离，首先对硬掩模层进行腐蚀，可以降低腐蚀工艺对硬掩模层下面的第二半导体层造成的损伤，再去除介电存储层。
刻蚀闪存中介存储方法

1
2
下一页»
尾页
共 24 条