“合肥矽迈微电子科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果115个，建议您升级VIP下载更多相关专利

[发明专利]封装结构及封装方法-CN201510332646.4有效
发明人：谭小春 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2015-06-16 - 公布日： 2019-03-12 - 主分类号： H01L23/31 文献下载
摘要：公开了一种封装结构，包括：基板，所述基板具有相对的第一表面和第二表面；管芯，所述管芯具有相对的有源面和背面，所述管芯设置于所述基板的第一表面，所述管芯的背面邻近所述基板的第一表面并且所述管芯的有源面设置有焊盘；第一包封体，覆盖所述管芯；互连结构，所述互连结构穿过所述第一包封体与所述焊盘电连接；第二包封体，覆盖所述互连结构；以及重布线结构，所述重布线结构与所述互连结构电连接，并且提供外部电连接。
封装结构方法

[发明专利]叠层芯片封装结构-CN201511007893.3有效
发明人：尤文胜 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2015-12-24 - 公布日： 2019-03-05 - 主分类号： H01L23/482 文献下载
摘要：本发明提供了一种叠层芯片封装结构，在所述叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过重布线部件引出的所述叠层芯片封装结构的表面重新排布，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，再通过重布线部件引出到叠层芯片封装结构的表面重新排布，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
芯片封装结构

[发明专利]半导体结构的封装方法-CN201811166761.9在审
发明人：高阳 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2018-10-08 - 公布日： 2019-02-22 - 主分类号： H01L21/683 文献下载
摘要：本发明提供一种半导体结构的封装方法，其在晶圆切割之前采用可延展膜代替导电胶片与所述晶圆黏贴，在晶圆切割后，所述可延展膜不被切断，拉伸所述可延展膜，可使多个芯片彼此分开，操作简单，且成本低。
可延展膜半导体结构晶圆切割封装彼此分开导电胶片晶圆拉伸芯片

[发明专利]载体及采用该载体的芯片封装结构-CN201811073933.8在审
发明人：谭晓春;张光耀;陆培良 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2018-09-14 - 公布日： 2019-01-04 - 主分类号： H01L23/495 文献下载
摘要：本发明提供一种载体及采用该载体的芯片封装结构，所述载体包括至少一基岛，每一所述基岛包括一芯片区及设置在所述芯片区四周的锁膜区，所述芯片区用于放置芯片，所述锁膜区上设置有至少一凸起，所述凸起环绕所述芯片区，形成至少一个闭合图形，每一所述凸起的侧壁设置有至少一耳部。本发明的优点在于，本发明载体在所述基岛的非芯片区，即在所述基岛的锁模区，设置多个具有耳部的凸起，在后续封装后，所述凸起能够有效锁住塑封体，进而避免芯片与载体分离。
凸起芯片区基岛芯片封装结构耳部膜区芯片闭合图形非芯片区塑封体侧壁锁模锁住封装环绕

[发明专利]高导电低阻值的芯片封装结构及其制备方法-CN201811007427.9在审
发明人：张光耀 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2018-08-31 - 公布日： 2018-12-21 - 主分类号： H01L23/488 文献下载
摘要：本发明提供一种高导电低阻值的芯片封装结构及其制备方法，所述芯片封装结构包括一基板、至少一芯片及塑封所述芯片的塑封体，所述芯片的背面设置在所述基板上，每一所述芯片的正面具有多种不同类型的焊垫，相同类型的焊垫全部或部分通过一个或多个导电片连接。本发明的优点在于，本发明芯片封装结构将芯片的相同类型的焊垫通过一导电片连接，形成大面积的导电层，导电性能好，比传统的晶圆级封装在高电流时的电阻值更低；且可以避免倒装工艺中电镀小的金属凸块时出现金属凸块的间距不足或者高度偏小的风险；对导电片的高度均一性无要求，只需满足最小高度即可。
芯片封装结构芯片导电片焊垫金属凸块高导电基板制备高度均一性晶圆级封装背面设置导电性能传统的导电层高电流塑封体电镀倒装电阻塑封

[发明专利]叠层芯片封装结构-CN201511008099.0有效
发明人：尤文胜 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2015-12-24 - 公布日： 2018-11-30 - 主分类号： H01L23/482 文献下载
摘要：本发明提供了一种叠层芯片封装结构中，在所述叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过第三导电通道引出到所述叠层芯片封装结构的表面排布，或者通过第一导电通道与第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，以与下层芯片的部分电极电连接，并可通过所述第三导电通道或者所述第一导电通道和所述第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
芯片封装结构

[发明专利]芯片封装结构及其制备方法-CN201810805579.7在审
发明人：谭晓春;张光耀;陆培良 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2018-07-20 - 公布日： 2018-11-23 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种芯片封装结构及其制备方法，芯片封装结构包括：一引线框架，所述引线框架具有至少一基岛及至少一引脚；至少一芯片，设置在所述基岛上，每一芯片的背面与所述基岛的承载面连接，每一芯片的有源面上设置有多个与芯片的焊垫连接的导电凸块；至少一导电柱，设置在所述引脚上表面；至少一重布线层，分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚。本发明的优点在于，本发明芯片封装结构通过基岛散热，所述芯片通过导电凸块、重布线层及导电柱连接与引脚，具有高导热性能及良好的导电性能，适应大功率和高导热高导电需求的芯片封装及模块化封装，能够极大优化芯片封装的导电导热性能，有效提升芯片的使用性能。
芯片芯片封装结构基岛引脚导电凸块导电柱芯片封装引线框架重布线层焊垫制备导电导热性能高导热性能模块化封装导电性能使用性能承载面高导电高导热上表面散热背面优化

[实用新型]封装体-CN201721849375.0有效
发明人：谭小春;陆培良 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-26 - 公布日： 2018-11-13 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供封装体，所述封装体包括一载体及至少一设置在所述载体上的芯片，一塑封体包覆所述芯片，在所述塑封体的表面覆盖有金属薄片。优点是，节约工艺流程，节约成本，金属薄片不仅起到电磁屏蔽作用。还可以作为导电层使用，同时金属薄片具备散热片功能，另外，可在金属薄片上形成金属图形，作为布线层使用。
金属薄片封装体塑封体芯片电磁屏蔽作用本实用新型表面覆盖金属图形工艺流程布线层导电层散热片节约包覆

[发明专利]塑封方法及采用该塑封方法制备的封装体-CN201711433779.6在审
发明人：谭小春;高阳;魏厚韬 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-26 - 公布日： 2018-09-28 - 主分类号： H01L23/31 文献下载
摘要：本发明提供塑封方法及采用该塑封方法制备的封装体，塑封方法包括步骤：待封装产品包括一载体，在载体上设置有至少一个芯片，芯片与载体连接；提供塑封模具，所述塑封模具具有一塑封槽，提供治具，治具形状与塑封槽形状相同，且治具覆盖塑封槽内表面，在治具内表面形成金属薄片；放置塑封料，并将待封装产品与塑封槽扣合，待封装产品具有芯片的表面朝向塑封槽内；塑封，塑封料形成塑封体，并包覆芯片，形成封装体；移除塑封模具，治具随塑封模具一同被移除，金属薄片覆盖在塑封体表面。优点是，节约工艺流程，节约成本，金属薄片不仅起到电磁屏蔽作用。还可以作为导电层使用，同时金属薄片具备散热片功能，另外，可在金属薄片上形成金属图形，作为布线层使用。
塑封金属薄片塑封槽治具塑封模具封装产品封装体芯片内表面塑封料移除制备电磁屏蔽作用塑封体表面包覆芯片金属图形载体连接工艺流程布线层导电层散热片塑封体节约覆盖

[实用新型]通用的基板料盒-CN201721789910.8有效
发明人：张光耀;潘明卫;贺帅;魏厚韬 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-20 - 公布日： 2018-08-31 - 主分类号： H01L21/673 文献下载
摘要：本实用新型提供一种通用的基板料盒。所述基板料盒包括一框体及多个平行设置的中间托板，所述框体前端为基板放入口，所述框体具有两个侧板及一背板，所述背板的两端分别与两个侧板连接，在所述两个侧板的内侧壁上相对设置有多个凹槽，所述中间托板包括边缘支撑部及中间支撑部，所述边缘支撑部为一凹形结构，所述边缘支撑部的外侧边插入所述凹槽内，所述中间支撑部位于所述边缘支撑部内且与所述边缘支撑部的底部连接，所述中间托板用于支撑基板。
边缘支撑中间托板基板料框体通用的背板侧板本实用新型中间支撑部凹形结构侧板连接底部连接平行设置相对设置支撑基板中间支撑放入口内侧壁外侧边基板

[实用新型]塑封模具及采用该塑封模具塑封的封装体-CN201721805375.0有效
发明人：张光耀;潘明卫;贺帅;魏厚韬 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-21 - 公布日： 2018-08-31 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种塑封模具采用该塑封模具塑封的封装体。包括塑封模具本体，所述塑封模具本体具有一塑封腔，所述塑封腔具有多个拐角，其特征在于，在所述塑封腔的至少一个拐角处设置有朝向所述塑封模具外侧凹陷的第一凹槽。本实用新型的优点在于，提高塑封料在塑封区域边缘的流动性；增强塑封后形成的封装体的塑封区域边缘与基板的结合力；减小塑封后形成的封装体边缘空洞率；加工更容易，边缘脏污更容易清理；可根据不同产品及需求设计不同边缘图形，可调整延伸图形的大小；在相同塑封面积内，可以封装更多的产品，减小塑封料的用量。
塑封模具塑封封装体塑封腔本实用新型塑封区域塑封料减小封装体边缘边缘图形需求设计拐角处结合力可调整空洞率凹陷拐角基板脏污封装延伸加工

[实用新型]芯片封装结构-CN201721899869.X有效
发明人：谭小春;陆培良 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-29 - 公布日： 2018-08-31 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种芯片封装结构，所述芯片封装结构包括一塑封体，在所述塑封体内设置有至少一个芯片，所述芯片一表面设置有芯片焊垫，所述芯片焊垫与一重布线层的金属块连接，一管脚层包括多个管脚，多个管脚设置在所述塑封体表面，且多个管脚分别与所述重布线层的金属块连接，进而将所述芯片焊垫连接至所述管脚，所述管脚用于与外部构件连接。本实用新型的优点在于，通过重布线层将芯片焊垫连接至管脚，避免了将芯片上的电极端子通过金属引线键合到引线框架的工艺，且也能够避免芯片倒装工艺出现的问题，工艺简单易行，能够提高芯片封装结构的可靠性，并降低封装成本。
管脚芯片封装结构芯片焊垫重布线层本实用新型芯片金属块金属引线键合塑封体表面表面设置电极端子外部构件芯片倒装引线框架塑封体塑封封装体内

[实用新型]芯片封装结构-CN201721899905.2有效
发明人：谭小春;陆培良 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-29 - 公布日： 2018-08-31 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种芯片封装结构，所述芯片封装结构包括金属框架层、至少一个芯片及塑封体，金属框架层包括至少一芯片基岛及至少一框架焊垫，芯片的正面具有多个芯片焊垫，芯片的背面与芯片基岛的正面连接，且芯片背面导电，芯片的至少一个芯片焊垫通过一金属垫与框架焊垫的正面连接，塑封体塑封金属框架层及所述芯片，芯片基岛的背面及框架焊垫的背面暴露于塑封体，芯片基岛及框架焊垫作为封装体的引脚与外部构件连接或者作为散热引脚。本实用新型的优点在于，避免了将芯片上的电极端子通过金属引线键合到引线框架的工艺，且也避免芯片倒装工艺出现的问题，能够提高芯片封装结构的可靠性，并降低封装成本。
芯片芯片封装结构焊垫基岛金属框架塑封体背面本实用新型芯片焊垫引脚金属引线键合电极端子外部构件芯片背面芯片倒装引线框架封装体金属垫散热导电塑封封装暴露

[实用新型]增强散热型封装体-CN201721789481.4有效
发明人：谭小春;张光耀 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-20 - 公布日： 2018-08-31 - 主分类号： H01L23/367 文献下载
摘要：本实用新型提供一种增强散热型封装体。所述封装体包括至少一芯片及一塑封体，所述塑封体塑封所述芯片，每一所述芯片具有一设置有焊垫的上表面及一与所述上表面相对设置的下表面，在所述塑封体底部设置有一底部散热板，在所述塑封体至少一侧壁设置有一侧壁散热板，所述芯片的下表面与所述底部散热板连接，设置于所述塑封体上表面的芯片输出管脚穿过所述塑封体与所述芯片上表面的焊垫连通。本实用新型的优点在于，在所述封装体的底面及侧面均设置散热板，使封装体具有优良的散热性能，且结构简单，对于常用IC封装或者大功率器件可以显著提高散热效果，减少芯片封装的热阻，提高芯片的可靠性、稳定性，提升芯片的功能和实用性。
塑封体芯片封装体散热板上表面本实用新型增强散热型下表面焊垫大功率器件芯片上表面散热效果散热性能输出管脚相对设置芯片封装底面热阻塑封连通穿过侧面

[实用新型]多芯片堆叠的封装体-CN201721846861.7有效
发明人：张光耀;贺帅;魏厚韬 -专利权人： 合肥矽迈微电子科技有限公司
申请日： 2017-12-26 - 公布日： 2018-08-31 - 主分类号： H01L23/495 文献下载
摘要：本实用新型提供多芯片堆叠封装体，包括图形化的框架，框架具有至少一个金属垫及芯片基岛；第一芯片，第一芯片未设置焊垫的表面连接至芯片基岛的一表面，第一芯片的焊垫通过与第一芯片的焊垫对应的第一重布线层及第一金属柱与金属垫的表面连接，第二金属柱的一端与金属垫的另一表面连接，另一端作为第一芯片的管脚；第二芯片，第二芯片未设置焊垫的表面连接至芯片基岛的另一表面，第二芯片的焊垫与第二芯片的管脚连接；塑封体，塑封第一芯片及第二芯片，第一芯片的管脚及第二芯片的管脚暴露于塑封体之外。优点在于，采用金属柱和内部重布线层方式进行双芯片堆叠封装，结构简单，封装工艺流程简单，封装厚度薄，导电性能、散热性、可靠性好，占用封装面积小。
芯片焊垫表面连接金属垫金属柱管脚基岛封装重布线层塑封体多芯片堆叠封装双芯片堆叠封装本实用新型多芯片堆叠导电性能管脚连接工艺流程封装体散热性图形化塑封占用暴露