“上海兆芯集成电路有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果558个，建议您升级VIP下载更多相关专利

[发明专利]储存装置的控制方法-CN201710417561.5有效
发明人：李文晓;陈杰生 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-06 - 公布日： 2020-09-04 - 主分类号： G11C11/412 文献下载
摘要：一种储存装置的控制方法，包括下列步骤：提供储存装置，其中该储存装置包括第一反相器、第二反相器、第一晶体管、第二晶体管、第三晶体管以及第四晶体管；根据第一控制信号来控制第一晶体管，以选择性地将第一数据节点耦接至第一输入输出节点；根据第二控制信号来控制第二晶体管，以选择性地将第一数据节点耦接至第一输入输出节点；根据第一控制信号来控制第三晶体管，以选择性地将第二数据节点耦接至第二输入输出节点；以及根据第二控制信号来控制第四晶体管，以选择性地将第二数据节点耦接至第二输入输出节点。本发明可同时改善储存装置的静态噪声容限和写噪声容限，从而强化储存装置的存储效能。
储存装置控制方法

[发明专利]具有硬盘加密功能的芯片组以及主机控制器-CN201510734166.0有效
发明人：李凯;薛刚汝;沈昀;李辉 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-11-02 - 公布日： 2020-09-01 - 主分类号： G06F21/80 文献下载
摘要：本发明公开一种芯片组以及主机控制器，其中包括一储存装置主控制器以及硬件实现的一加解密引擎。该储存装置主控制器自所接收的写入指令解析出写入指令信息，并将写入数据与所述写入指令信息传递至该加解密引擎。该加解密引擎将硬盘密钥与所述写入指令信息组合，以便加密所述写入数据，并将加密后的所述写入数据交由该储存装置主控制器透过一通讯端口写入一储存装置。
具有硬盘加密功能芯片组以及主机控制器

[发明专利]芯片装置及其凸块配置方法-CN201510888099.8有效
发明人：蒋昊 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-12-04 - 公布日： 2020-09-01 - 主分类号： H01L21/56 文献下载
摘要：本发明公开一种芯片装置。该芯片装置包括多个第一凸块、多个第二凸块和基板。所述第一凸块用以供应第一电压至该芯片装置内的多个集成电路。所述第二凸块用以供应第二电压至所述集成电路。该基板透过倒装芯片技术与所述第一凸块和所述第二凸块互相电性连接，其中所述第一凸块和所述第二凸块配置于该芯片装置的最高金属层；以及其中最相近的两个第一凸块之间的距离大于两个最相近的第一凸块和第二凸块之间的距离。
芯片装置及其配置方法

[发明专利]计算机系统及安全执行的方法-CN201610864154.4有效
发明人：李凯;沈昀;李辉 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-09-26 - 公布日： 2020-09-01 - 主分类号： H04L9/32 文献下载
摘要：本申请提供一种包括处理器及存储器的计算机系统。计算机系统包括处理器及存储器。存储器于操作上耦合至处理器，且储存可信模块以及可信模块的数字证书。处理器验证数字证书的数字签名，以及当数字签名通过验证时，根据数字证书中的第一扩展项中所记录的与可信模块对应的第一哈希值来对可信模块进行验证。
计算机系统安全执行方法

[发明专利]可扫描数据同步器-CN201710822525.7有效
发明人：詹姆斯·R·隆柏格 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-09-13 - 公布日： 2020-09-01 - 主分类号： H03K19/0185 文献下载
摘要：一种可扫描数据同步器，包括：输入电路、第一传输门和第二传输门、第一反相器和第二反相器以及门控器。输入电路将数据节点驱动至相反的逻辑状态，作为在正常模式下对异步输入数据信号的响应以及作为在扫描测试模式下对扫描数据的响应。每个传输门耦合在其中一个数据节点和一个相应的采集节点之间，且每个传输门具有至少一个控制端子。反相器交叉耦合在第二采集节点之间。门控器能够在所述采集节点处于亚稳态期间保持所述传输门至少部分打开，以及当所述采集节点都稳定至相反的逻辑状态时关闭所述传输门。在扫描测试模式下，扫描数据用来测试可扫描数据同步器的锁存或寄存功能。
扫描数据同步器

[发明专利]图像获取方法及其装置-CN201710524710.8有效
发明人：王旭;杨飞菲;姜亚龙 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-30 - 公布日： 2020-09-01 - 主分类号： H04N5/217 文献下载
摘要：一种图像获取方法及使用该方法的图像获取装置。本发明的实施例提出一种通过图像获取装置来获取图像的方法，是由处理单元执行的，通过校正摄像头模块来获取图像的方法。控制摄像头模块以获得包含失真的拍摄图像；基于拍摄图像的像素值决定拍摄图像的多个角点；依据角点的信息决定相应于摄像头模块的最佳参数；使用最佳参数及拍摄图像的失真中心获得拍摄图像中多个像素的消除失真后的极大似然点坐标；以及基于像素的消除失真后的极大似然点坐标校正摄像头模块的输出。
图像获取方法及其装置

[发明专利]单端读取电路-CN201810397959.1有效
发明人：满亮 -专利权人： 上海兆芯集成电路有限公司
申请日： 2018-04-28 - 公布日： 2020-08-25 - 主分类号： G11C11/419 文献下载
摘要：本发明提供一种单端读取电路，包括：一预充电器、一高电平维持器、一第一与非门、一第二与非门、一第三与非门，以及一输出驱动器。第一与非门的第一输入端用于接收一预充电时钟，第一与非门的第二输入端耦接至一第一节点，而第一与非门的输出端耦接至一第二节点。第二与非门的第一输入端经由一第三节点耦接至第二节点，第二与非门的第二输入端耦接至一第四节点，而第二与非门的输出端耦接至一第五节点。第三与非门的第一输入端耦接至第五节点，第三与非门的第二输入端耦接至第一节点，而第三与非门的输出端耦接至第四节点。
读取电路

[发明专利]具有可作为高速缓存存储器或神经网络单元存储器操作的存储器阵列的处理器-CN201710947168.7有效
发明人： G·葛兰·亨利;道格拉斯·R·瑞德 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-10-12 - 公布日： 2020-08-25 - 主分类号： G06N3/063 文献下载
摘要：一种处理器，包括模式指示器、多个处理核心及神经网络单元(NNU)，所述神经网络单元包括存储器阵列、神经处理单元(NPU)的阵列、高速缓存控制逻辑电路及选择逻辑电路，所述选择逻辑电路被配置为选择性地将多个NPU和所述高速缓存控制逻辑电路耦合到所述存储器阵列。当模式指示器指示第一模式时，所述选择逻辑电路使得所述多个NPU能够从所述存储器阵列读取神经网络权重，以使用所述权重来执行计算。当模式指示器指示第二模式时，选择逻辑电路使得所述多个处理核心能够通过所述高速缓存控制逻辑电路访问作为高速缓存存储器的所述存储器阵列。
具有作为高速缓存存储器神经网络单元操作阵列处理器

[发明专利]图像获取方法及其装置-CN201710523671.X有效
发明人：王旭;杨飞菲;姜亚龙 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-30 - 公布日： 2020-08-25 - 主分类号： H04N5/217 文献下载
摘要：一种图像获取方法以及使用该方法的图像获取装置。本发明的实施例提出一种通过图像获取装置来获取图像的方法，是由处理单元执行的，通过校正摄像头模块来获取图像的方法。控制摄像头模块以获得包含失真的拍摄图像；基于拍摄图像的像素值决定拍摄图像的多个角点；利用角点的信息来确定相应于摄像头模块的最佳参数，其中，最佳参数是使能量函数最小时的一组参数；以及基于最佳参数校正摄像头模块的输出。
图像获取方法及其装置

[发明专利]具有可作为最后级高速缓存片或神经网络单元存储器操作的存储器阵列的处理器-CN201710946865.0有效
发明人： G·葛兰·亨利;道格拉斯·R·瑞德 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-10-12 - 公布日： 2020-08-21 - 主分类号： G06N3/063 文献下载
摘要：一种处理器，包括多个处理核心，由多个处理核心共享的最后级高速缓存存储器(LLC)，及包括神经处理单元(NPU)的阵列和存储器阵列的神经网络单元(NNU)。LLC包括多个片。为了从存储器阵列操作以存储由多个NPU读取的神经网络权重的第一模式转换到存储器阵列作为除了多个片之外的LLC的片操作的第二模式，处理器对LLC进行回写无效，及更新哈希算法以包括存储器阵列作为除了多个片之外的LLC的片。为了从所述第二模式转换到所述第一模式，处理器对LLC进行回写无效，及更新哈希算法以从LLC排除存储器阵列。
具有作为最后高速缓存神经网络单元存储器操作阵列处理器

[发明专利]时钟同步电路-CN202010418420.7在审
发明人：陈忱;袁玉帛 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-05-18 - 公布日： 2020-08-14 - 主分类号： H03L7/087 文献下载
摘要：本发明公开一种时钟同步电路，该时钟同步电路包括：一时钟相位调整器、一时钟采样器，及一控制器。该时钟相位调整器接收一第一时钟，并且依据一第一控制信号，调整该第一时钟的相位，用以输出一第二时钟，使得该第二时钟的相位实质相等于该第一时钟的相位；以及依据一第二控制信号输出一第三时钟，并且该第三时钟的相位响应于该第二控制信号的电压大小。该时钟采样器依据该第一时钟与该第二时钟的相位先后输出一指示信号。该控制器接收该指示信号，并且依据该指示信号对应地输出该第一控制信号给该时钟相位调整器。
时钟同步电路

[发明专利]以内存访问类型来分配的全关联快取内存-CN201510796823.4有效
发明人：罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2020-08-04 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种全关联快取内存，包括：具有存储组件的阵列；分配单元，用以分配所述阵列的存储组件以因应于在所述快取内存中未命中的内存访问；其中每个所述内存访问具有多个预定内存访问类型(MAT)其中一个相关联的MAT，其中所述MAT由所述快取内存所接收；其中所述阵列的每一个有效存储组件具有所述多个预定MAT其中一个相关联的MAT；其中对于所述多个预定MAT中的每一个MAT来说，所述分配单元保持：计数器，用以计数关联于所述MAT的阵列的有效存储组件的数目；以及对应的阈值；以及其中所述分配单元分配所述阵列的任何一个存储组件以因应于在所述快取内存中未命中的内存访问，除非所述内存访问的MAT的计数已达到对应的阈值，在此情况下，所述分配单元替换关联于所述快取内存的MAT的有效存储组件的其中一个。
内存访问类型分配关联

[发明专利]实施安全哈希算法的处理器以及数字信号处理方法-CN201710484848.X有效
发明人：张稚 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-23 - 公布日： 2020-08-04 - 主分类号： H04L9/06 文献下载
摘要：一种处理器，以一内部存储器储存一安全哈希算法(SHA)所需的常数Kt，缩减自外部载入常数Kt所可能引起的延迟。所述处理器可还于指令集提供一条指令，以该条指令自该内部存储器取得上述常数Kt并完所取得的常数Kt的一特定处理，大大提升安全哈希算法(SHA)的施行效能。
实施安全算法处理器以及数字信号处理方法

[发明专利]校正系统及校正方法-CN202010260742.3在审
发明人：宋丹丹 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-04-03 - 公布日： 2020-07-28 - 主分类号： G06T7/80 文献下载
摘要：本发明涉及一种校正系统及校正方法，适用于360度全景车载环视系统中。校正方法包含：取得多个标定影像；搜寻此多个标定影像中的多个初始四边形；根据多个特征值将此多个初始四边形过滤后，取得多个候选四边形；根据该多个特征值的其中一个特征值将此多个候选四边形进行排序后，将排序第一的候选四边形视为一目标四边形；以及取得目标四边形的四个角的坐标位置。由此，提高了360全景车载环视系统在标定过程的效率及准确率，有效地提高了生产力，降低了人工造成错误的机会，还降低了360全景车载环视系统的安装成本，进而能够提高其市场普及率。
校正系统方法

[发明专利]使用多分辨率改善图像质量的方法及装置-CN201710351561.X有效
发明人：顾德明 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-05-18 - 公布日： 2020-07-28 - 主分类号： G06T5/00 文献下载
摘要：本发明提出一种使用多分辨率改善图像质量的方法。上述方法包括以下步骤：接收一图像数据；根据一第一参数信息将上述图像数据分为对应至复数不同分辨率的区域，其中上述分辨率对应至不同频率；透过一单遍(single pass)方式以上述不同频率渲染上述区域，并输出一已渲染图像数据；以及根据一第二参数信息解析上述已渲染图像数据为具有一第一分辨率的一最终输出图像数据。
使用分辨率改善图像质量方法装置