“道格拉斯·R·瑞德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]神经网络单元-CN202010528213.7有效
发明人： 道格拉斯·R·瑞德;G·葛兰·亨利;金·C·霍克;帕尔维兹·帕朗查尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-04-11 - 公布日： 2023-04-28 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种神经网络单元，包括N个硬件处理单元的阵列。各硬件处理单元包括：累加器；乘加器，其用于在第一输入和第二输入上接收相应的第一因子和第二因子、并且在第三输入上接收加数，乘加器产生第一因子和第二因子的乘积与加数的总和、并将总和提供于乘加器的输出上；第一复用器，其接收第一操作数、正1和负1并选择其中之一以作为第一因子提供至乘加器；第二复用器，其接收第二操作数、正1和负1并选择其中之一以作为第二因子提供至乘加器；第三复用器，其接收第一操作数和第二操作数并选择其中之一以提供于第三复用器的输出上；以及第四复用器，其接收第三复用器的输出和总和、并选择其中之一以提供至累加器。
神经网络单元

[发明专利]神经网络单元-CN202010528215.6有效
发明人： 道格拉斯·R·瑞德;G·葛兰·亨利;金·C·霍克;帕尔维兹·帕朗查尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-04-11 - 公布日： 2023-04-07 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种神经网络单元，包括多个硬件处理单元的阵列。各硬件处理单元包括：累加器；乘加器，其用于在第一输入和第二输入上接收相应的第一因子和第二因子、并且在第三输入上接收加数，乘加器产生第一因子和第二因子的乘积与加数的总和、并将总和提供于乘加器的输出上；第一复用器，其接收第一操作数、正1和负1并选择其中之一以作为第一因子提供至乘加器；第二复用器，其接收第二操作数、正1和负1并选择其中之一以作为第二因子提供至乘加器；第三复用器，其接收第一操作数和第二操作数并选择其中之一以提供于第三复用器的输出上；以及第四复用器，其接收第三复用器的输出和总和、并选择其中之一以提供至累加器。
神经网络单元

[发明专利]用于多核处理器的方法和多核处理器-CN202211357462.X在审
发明人： 道格拉斯·R·瑞德 -专利权人：圣图尔科技公司
申请日： 2022-11-01 - 公布日： 2023-01-06 - 主分类号： G06F12/0811 文献下载
摘要：本发明涉及用于多核处理器的方法和多核处理器。在一个实施例中，一种多核处理器的选择性地保留末级高速缓存(LLC)的一部分的方法，该方法包括：由执行系统将多个服务类别分配到LLC的该部分，其中该部分包括路，以及其中，各个服务类别被分配到该路中的一个或多于一个路；由执行系统将该多个服务类别之一作为默认服务类别指派给应用，其中，该指派控制该应用能够分配到哪些路中；以及由该应用超控该默认服务类别，以使得该应用能够分配到路中的与非默认服务类别相关联的一个或多于一个路。
用于多核处理器方法

[发明专利]微处理器及其处理零值数据的方法-CN202211023481.9在审
发明人： 道格拉斯·R·瑞德;艾伯特·J·娄坡;泰瑞·派克斯 -专利权人：圣图尔科技公司
申请日： 2022-08-25 - 公布日： 2022-11-29 - 主分类号： G06F12/0811 文献下载
摘要：本发明涉及微处理器及其处理零值数据的方法。在一个实施例中，一种微处理器，包括：多个核，所述核各自包括1级(L1)高速缓存和2级(L2)高速缓存；以及共用3级(L3)高速缓存，其包括多个L3标记阵列条目，其中该多个L3标记阵列条目的第一部分与数据相关联并且该多个L3标记阵列条目的第二部分与数据解耦，其中各个L3标记阵列条目包括标记信息和数据零信息，所述数据零信息表示与所述标记信息相关联的任何数据是否已知为零。
微处理器及其处理数据方法

[发明专利]微处理器中的控制器及其进行的方法-CN202211034768.1在审
发明人： 道格拉斯·R·瑞德;艾伯特·J·娄坡;泰瑞·派克斯 -专利权人：圣图尔科技公司
申请日： 2022-08-26 - 公布日： 2022-11-29 - 主分类号： G06F12/0811 文献下载
摘要：本发明提供微处理器中的控制器及其进行的方法。在一个实施例中，一种微处理器中的控制器，所述控制器被配置为管理对动态随机存取存储器(DRAM)的访问，所述控制器包括：第一表，其被配置为针对多个第一存储器区域跟踪已被写入零的高速缓存线；以及第二表，其被配置为跟踪多个第二存储器区域的已被写入零的高速缓存线，其中多个第二存储器区域中的各个第二存储器区域包括多个第一存储器区域的组，其中所述组内的多个第一存储器区域中的各个第一存储器区域内的所有高速缓存线已被写入零。
微处理器中的控制器及其进行方法

[发明专利]边界框预取指单元及其方法-CN202210690729.0在审
发明人： 道格拉斯·R·瑞德;阿卡什·多拉塔·赫巴尔 -专利权人：圣图尔科技公司
申请日： 2022-06-17 - 公布日： 2022-09-23 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了边界框预取指单元及其方法。一种微处理器中的边界框预取指单元，所述边界框预取指单元包括：存储，其包括用于存储与加载请求相关联的相应多个访问流的状态信息的多个活跃预取指器状态条目，以及相应多个预测逻辑；以及预取指器状态高速缓存，其包括与活跃预取指器状态条目中的任一个都不匹配的多个预取指器状态条目。
边界框预取指单元及其方法

[发明专利]预取指方法和微处理器-CN202210684087.3在审
发明人： 道格拉斯·R·瑞德 -专利权人：圣图尔科技公司
申请日： 2022-06-16 - 公布日： 2022-09-09 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了预取指方法和微处理器。一种在微处理器中实现的预取指方法包括：基于条件集合发出针对存储器块的所有剩余预取指作为L3预取指；以及在到达所述存储器块的末尾时，发出针对与所述L3预取指相对应的高速缓存行的L2预取指。
预取指方法微处理器

[发明专利]编译器系统及将应用源程序编译为可执行程序的方法-CN201810354229.3有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2022-03-15 - 主分类号： G06F8/41 文献下载
摘要：本发明涉及一种编译器系统及将应用源程序编译为可执行程序的方法。该编译器系统将应用源程序转换为与预定ISA相对应的能够由通用处理器所执行的可执行程序。该处理器包括能够被编程以执行UDI的PEU。该编译器系统包括PEU编程工具，该PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于指定UDI来执行处理操作的编程信息。该编译器系统还包括编译器，该编译器将应用源程序转换为可执行程序，所述编译器包括优化例程，该优化例程用于：利用指定的UDI表示应用源程序中的一部分，将该UDI插入到可执行程序中，以及还将用于指定所述UDI和编程信息在可执行程序中的位置的UDI加载指令插入到可执行程序中。
编译器系统应用源程序编译可执行程序方法

[发明专利]具有可编程预取器的处理器-CN201680054997.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-11-23 - 主分类号： G06F12/0862 文献下载
摘要：一种处理器，其包括用于从外部存储器预取信息的可编程预取器。所述可编程预取器包括加载监视器、可编程预取引擎和预取请求器。所述加载监视器追踪通过所述处理器所发出的加载请求，以从所述外部存储器检索信息。所述可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在所述处理器的操作期间，所述编程预取器基于通过所述处理器所发出的加载请求，生成至少一个预取地址。所述请求器使用每一所生成的预取地址从所述外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程所述预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]微处理器、高速缓存存储器系统及其中实现的方法-CN202111021600.2在审
发明人：柯林·艾迪;道格拉斯·R·瑞德 -专利权人：圣图尔科技公司
申请日： 2021-09-01 - 公布日： 2021-11-12 - 主分类号： G06F12/0806 文献下载
摘要：本发明提供微处理器、高速缓存存储器系统及其中实现的方法。在一个实施例中，一种微处理器，包括：第一数据高速缓存；以及第二数据高速缓存，其被配置为处理由第一加载或存储操作引起的第一数据高速缓存中的未命中、以及为了容纳第一加载或存储操作而从第一数据高速缓存的逐出这两者，第二数据高速缓存被配置为基于与逐出相对应的第一状态，在逐出实际上完成之前向第一数据高速缓存指示逐出完成。
微处理器高速缓存存储器系统其中实现方法

[发明专利]高速缓存存储器及其中实现的方法-CN201910667599.7有效
发明人： 道格拉斯·R·瑞德;阿卡什·多拉塔·赫巴尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2019-07-23 - 公布日： 2021-11-02 - 主分类号： G06F12/0862 文献下载
摘要：提供了高速缓存存储器及其中实现的方法，特别提供了用以实现n路组关联高速缓存的唯一准最近最少使用实现即LRU实现的方法和设备。根据一个实现的方法包括：确定生成预拾取请求；获得与所述预拾取请求相关联的目标数据的置信度值；将所述目标数据写入n路组关联高速缓存存储器的组；修改所述高速缓存存储器的n位置阵列，使得n个阵列位置中的特定的一个阵列位置标识所述n路中的1路，其中n个LRU阵列位置中的该特定的一个LRU阵列位置由所述置信度值确定。
高速缓存存储器其中实现方法

[发明专利]用于动态配置执行资源的具有可扩展指令集架构的处理器-CN201680053747.0有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-08-20 - 主分类号： G06F15/00 文献下载
摘要：一种动态配置执行资源的具有可扩展指令集架构的处理器。该处理器包括可编程执行单元(PEU)，其中可对可编程执行单元进行编程以响应于用户定义指令(UDI)来执行用户定义功能。可编程执行单元包括可编程逻辑元件和可编程互连器，可编程逻辑元件和可编程互连器被共同配置为被编程以执行至少一个处理操作。UDI加载器响应于用于指定UDI和对PEU编程所使用的编程信息的位置的UDI加载指令。可编程执行单元可以针对一个或多个UDI进行编程以用于一个或多个处理。指令表存储各UDI和相应的用以标识该UDI并根据需要可对可编程执行单元进行重新编程的信息。UDI处理程序询问指令表以标识接收到的UDI并将相应信息发送给可编程执行单元从而执行相应的用户定义功能。
用于动态配置执行资源具有扩展指令架构处理器

[发明专利]用于操作处理器的方法-CN201910739737.8有效
发明人： 道格拉斯·R·瑞德;G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2021-08-06 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种用于操作处理器的方法。第一数据存储保持高速缓存器行；神经处理单元加速器具有保持神经网络权重和从第一数据存储驱逐的高速缓存器行的第二数据存储；标记目录保持针对第一和第二数据存储两者中所储存的高速缓存器行的标记；响应于从第一数据存储驱逐高速缓存器行的请求，在第一模式下将高速缓存器行写入第二数据存储并且更新标记目录中的标记以指示高速缓存器行存在于第二数据存储中；以及在第二模式下将高速缓存器行写入系统存储器而非写入第二数据存储。
用于操作处理器方法

[发明专利]具有可编程预取器的处理器-CN201810654756.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-12-15 - 主分类号： G06F12/0862 文献下载
摘要：一种具有可编程预取器的处理器，其包括用于从外部存储器预取信息的可编程预取器。可编程预取器包括加载监视器、可编程预取引擎和预取请求器。加载监视器追踪通过处理器所发出的加载请求，以从外部存储器检索信息。可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在处理器的操作期间，编程预取器基于通过处理器所发出的加载请求，生成至少一个预取地址。请求器使用每一所生成的预取地址从外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]具有包括动态可编程的功能单元的存储器控制器的处理器-CN201710873051.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-09-25 - 公布日： 2020-12-15 - 主分类号： G06F12/0855 文献下载
摘要：一种具有包括动态可编程的功能单元的存储器控制器的处理器，该处理器包括存储器控制器，其中该存储器控制器用于使外部存储器和可编程功能单元即PFU接合。利用PFU程序来对PFU进行编程以修改存储器控制器的操作，其中该PFU包括可编程逻辑元件和可编程互连器。例如，利用PFU程序对PFU进行编程，以在处理器的操作期间添加功能或以其它方式修改存储器控制器的现有功能，从而增强该存储器控制器的功能。这样，一旦制造了处理器，存储器控制器的功能和/或操作不是固定的，而是作为代替，可以在制造之后修改存储器控制器，以诸如在执行相应进程时提高处理器的效率和/或增强处理器的性能。
具有包括动态可编程功能单元存储器控制器处理器

1
2
3
下一页»
尾页
共 36 条