“上海兆芯集成电路有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果558个，建议您升级VIP下载更多相关专利

[发明专利]改善图像质量的方法及虚拟实境装置-CN201710351562.4有效
发明人：顾德明;武凤霞;张淮声;张炜 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-05-18 - 公布日： 2020-11-10 - 主分类号： G06T5/00 文献下载
摘要：本发明提出一种改善图像质量的方法。所述方法用于一虚拟实境装置中，包括：接收一图像数据及一感测信息；根据一第一参数信息将上述图像数据分为对应至复数不同分辨率的区域，其中上述分辨率对应至不同频率；根据上述感测信息及上述不同频率通过一单遍方式渲染上述区域，并输出一已渲染图像数据；以及根据一第二参数信息解析上述已渲染图像数据为具有一第一分辨率的一最终输出图像数据。
改善图像质量方法虚拟装置

[发明专利]卷积运算方法及卷积运算装置-CN202010657082.2在审
发明人：孔玮曼;翟新刚 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-09 - 公布日： 2020-11-06 - 主分类号： G06F17/15 文献下载
摘要：本发明提出一种卷积运算方法及卷积运算装置，该卷积运算方法用于对输入特征图执行卷积运算，生成对应的输出特征图，所述卷积运算方法包含：多个输入数据块中的每个所述输入数据块被分割为多个不重叠的区域，其中，任两个相邻的所述输入数据块之间存在重叠区域；将每个所述输入数据块的多个不重叠的区域存入缓存中各自对应的不重叠的存储空间；根据所述不重叠的存储空间中存储的与所述输入数据块对应的区域，生成每个所述输入数据块；及对生成的多个所述输入数据块执行卷积运算，生成所述输出特征图。
卷积运算方法装置

[发明专利]加速压缩方法以及加速压缩装置-CN201710506637.1有效
发明人：武芳芳;罗时灿;李晓阳;喻津;孟磊 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-28 - 公布日： 2020-11-06 - 主分类号： H03M7/30 文献下载
摘要：本发明实施例提出一种加速压缩方法，由压缩加速器的配置逻辑执行，包含以下步骤：从处理器核心取得输入参数，并且依据输入参数从压缩参数表取得配置设定。依据输入参数配置第一缓存器与第二缓存器之间的数据传送路径，其中第一缓存器储存原始数据。传送配置设定给数据传送路径上的装置，用以压缩原始数据以产生压缩数据及储存压缩数据至第二缓存器。
加速压缩方法以及装置

[发明专利]数据解压缩方法、数据压缩方法及卷积运算装置-CN202010656506.3在审
发明人：孔玮曼;翟新刚 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-09 - 公布日： 2020-11-03 - 主分类号： H03M7/30 文献下载
摘要：本发明提供一种数据解压缩方法、数据压缩方法及卷积运算装置。本发明的一实施例提出一种数据解压缩方法，用于卷积运算装置中，对输入数据块进行解压缩，所述数据解压缩方法包含：读取所述输入数据块；及对所述输入数据块进行一级解压；其中，所述一级解压用于解压数据格式为一级压缩算法格式的所述输入数据块；其中，所述一级压缩算法格式包含：掩码字段，用于标识所述输入数据块中非0元素的位置和所述输入数据块中元素的个数。
数据解压缩方法数据压缩卷积运算装置

[发明专利]指令执行方法及指令执行装置-CN202010721141.8在审
发明人：张稚;邹鹏皓 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-24 - 公布日： 2020-10-30 - 主分类号： G06F9/30 文献下载
摘要：本发明公开一种指令执行方法及指令执行装置，该指令执行方法包含：将宏指令至少翻译为第一微指令及一第二微指令，并且为该第一微指令标识第一绑定信息，为该第二微指令标识一第二绑定信息；以及依据该第一绑定信息及该第二绑定信息同时执行该第一微指令及该第二微指令的退出操作；其中，该第一微指令及该第二微指令在微指令存储空间中相邻。
指令执行方法装置

[发明专利]转换系统和将可执行程序转换为定制可执行程序的方法-CN201810355729.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-10-30 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种转换系统和将可执行程序转换为定制可执行程序的方法。该转换系统将与预定ISA相对应的标准可执行程序转换为能够由通用处理器执行的定制可执行程序。所述处理器包括能够被编程以执行UDI的PEU。转换系统包括PEU编程工具，PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于UDI来执行处理操作的编程信息。转换器将标准可执行程序转换为定制可执行程序，并且包括优化例程，优化例程用于：利用指定的UDI替代标准可执行程序中的一部分，将UDI插入到定制可执行程序中，以及还插入用于指定UDI以及编程信息在定制可执行程序中的位置的UDI加载指令。
转换系统可执行程序定制方法

[发明专利]串行系统-CN202010661472.7在审
发明人：邓玉林;马新闻 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-10 - 公布日： 2020-10-23 - 主分类号： H03M9/00 文献下载
摘要：一种串行系统，包括逻辑物理层以及电气物理层。逻辑物理层提供第一时钟以及并行数据。电气物理层提供第二时钟，包括时钟相位跟踪电路以及发送端。时钟相位跟踪电路包括移位寄存器、相位检测电路以及选择电路。移位寄存器根据第一时钟采样并行数据，用以产生第一采样数据、第二采样数据以及第三采样数据。相位检测电路根据第一时钟及第二时钟的相位差，产生检测信号。选择电路根据检测信号，从第一采样数据、第二采样数据以及第三采样数据中选择一组作为输出数据。发送端串化输出数据，用以产生串行数据。
串行系统

[发明专利]处理器、区分系统管理模式条目的方法以及存储介质-CN201811067012.0有效
发明人：密斯瓦納斯·摩罕 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-12-01 - 公布日： 2020-10-23 - 主分类号： G06F12/1027 文献下载
摘要：一种处理器、区分系统管理模式条目的方法以及存储介质。处理器包括：存储器，用于存储表示处理器是否处于系统管理模式(SMM)的SMM值；转译地址高速缓冲存储器(TAC)，包括用于存储地址转译的多个条目，各条目包括SMM标识符；命中逻辑，用于将查找地址与TAC中所存储的地址转译进行比较以判断命中，仅在条目的相应SMM标识符与SMM值相匹配的情况下，才判断为命中；以及条目逻辑，用于选择TAC中的用于存储所确定的地址转译的条目，并且对TAC中的所选择的条目的SMM标识符进行编程以匹配SMM值。处理器还可包括：刷新逻辑，用于区分SMM条目；以及处理逻辑，用于在进入和/或退出SMM的情况下命令进行刷新。在进入和退出SMM的情况下非SMM条目可保持在TAC中。
处理器区分系统管理模式目的方法以及存储介质

[发明专利]处理器及操作处理器的方法-CN201711217968.X有效
发明人：布兰特·比恩 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-11-13 - 公布日： 2020-10-23 - 主分类号： G06F9/38 文献下载
摘要：提供一种处理器及操作处理器的方法。用于操作处理器的方法包括：进行从指令高速缓存阵列和行缓冲器阵列开始的连续读取周期，其包括提供多个循序存储器地址；检测行缓冲器阵列中的读取命中；以及在进行连续读取周期期间进行零时钟提交。零时钟提交包括：将指令高速缓存阵列从读取周期切换到写入周期并持续一个周期；选择行缓冲器，并提供所选择的行缓冲器中所存储的高速缓存行以存储到指令高速缓存阵列中存储在所选择的行缓冲器中的地址处；以及在零时钟提交期间使提供至指令高速缓存阵列的循序存储器地址旁路。如果被旁路的地址未命中行缓冲器阵列，则可以以轻微罚时重新执行被旁路的地址，其中零时钟提交节省的时间超过该罚时。
处理器操作方法

[发明专利]系统单芯片以及系统存储器加速存取方法-CN202010624632.0在审
发明人：杨群祎;吴晖;崔廷立 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-01 - 公布日： 2020-10-20 - 主分类号： G06F15/78 文献下载
摘要：本发明提供系统单芯片以及系统存储器加速存取方法。该系统存储器加速存取方法，提供一转换硬件，基于装置端对系统存储器的存取要求，输出系统存储器的一物理地址。该转换硬件具有一快取存储器，存储信息以加速该转换硬件输出上述物理地址。该快取存储器各字段对应一替换指数，替换指数越高的字段优先被替换。一计数器反映等时性装置对该快取存储器的字段需求量。该快取存储器中、对应非等时性装置的字段的替换指数不低于该计数器的一计数值，使等时性快取优先于非等时性快取。
系统芯片以及存储器加速存取方法

[发明专利]图形处理器-CN202010640113.3在审
发明人：张炜;顾德明 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-06 - 公布日： 2020-10-20 - 主分类号： G06T1/20 文献下载
摘要：一种图形处理器，包括一稀疏矩阵检测单元、一寄存器文件(register file)、一断言寄存器，以及一矩阵运算单元。稀疏矩阵检测单元读取一存储器中的多个矩阵，判断该等矩阵的每一个是否为一零矩阵或一非零矩阵，并输出一判断结果。寄存器文件存储来自稀疏矩阵检测单元的该等矩阵。断言寄存器依据判断结果，对该等矩阵进行标记，并输出一标记结果。矩阵运算单元接收一矩阵运算指令，以及依据标记结果，从寄存器文件中读取该等矩阵中的该等非零矩阵，并且对该等非零矩阵执行矩阵运算。
图形处理器

[发明专利]可编程设备及其操作方法和计算机可用介质-CN201810620150.0有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2020-10-20 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种可编程设备及其操作方法和计算机可用介质。该可编程设备包括：程序存储器，用于保持所述设备所拾取并执行的程序的指令；数据存储器，用于保持所述指令所处理的数据；状态寄存器，用于保持具有以下字段的状态：程序存储器地址，其中在该程序存储器地址处从所述程序存储器拾取最近一个指令；数据存储器访问地址，其中在该数据存储器访问地址处所述设备在所述数据存储器中最近一次对数据进行访问；以及重复计数，用于指示当前程序指令中所指定的操作尚待执行的次数。条件寄存器具有与状态寄存器字段相对应的条件字段。控制逻辑响应于检测为所述状态寄存器中所保持的状态满足条件寄存器中所指定的条件，产生针对处理核心的中断请求。
可编程设备及其操作方法计算机可用介质

[发明专利]测试系统以及测试方法-CN202010729773.9在审
发明人：梅家平;王鹏 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-07-27 - 公布日： 2020-10-02 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种测试系统以及测试方法。该测试系统包括第一输入模块、第二输入模块、第三输入模块以及测试芯片。测试芯片中的第一测试电路，接收第一输入模块提供的测试数据以产生第一输出数据。测试芯片中的第一比较模块依据第三输入模块提供的掩码数据，判断第一输出数据与第二输入模块提供的比较数据是否相同以产生第一比较结果。
测试系统以及方法

[发明专利]神经网络计算装置及其快取管理方法-CN202010564773.8在审
发明人：顾德明;张炜;王渊峰;何贵翔 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-06-19 - 公布日： 2020-10-02 - 主分类号： G06N3/04 文献下载
摘要：一种神经网络计算装置及其快取管理方法。神经网络计算装置包括计算电路、快取电路以及主存储器。计算电路进行包括第一层计算以及第二层计算的神经网络计算。在计算电路完成第一层计算而产生第二层计算所需的第一计算结果后，快取电路将第一计算结果保留于快取电路中直到第二层计算完成。在第二层计算完成后，快取电路将被保留于快取电路中的第一计算结果无效化，以避免第一计算结果被写入主存储器。
神经网络计算装置及其管理方法

[发明专利]处理器、用于操作处理器的方法和计算机可用介质-CN201810618974.4有效
发明人：道格拉斯·R·瑞德;G·葛兰·亨利;泰瑞·派克斯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2020-09-22 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种处理器、用于操作处理器的方法和计算机可用介质。第一数据存储保持高速缓存器行；加速器具有保持加速器数据和从第一数据存储驱逐的高速缓存器行的第二数据存储；标记目录保持针对第一和第二数据存储两者中所储存的高速缓存器行的标记；模式指示符指示第二数据存储是正在第二数据存储保持从第一数据存储驱逐的高速缓存器行的第一模式下操作，还是正在第二数据存储保持加速器数据第二模式下操作。响应于从第一数据存储驱逐高速缓存器行的请求，在第一模式下控制逻辑将高速缓存器行写入第二数据存储并且更新标记目录中的标记以指示高速缓存器行存在于第二数据存储中；以及在第二模式下，控制逻辑转而将高速缓存器行写入系统存储器。
处理器用于操作方法计算机可用介质