“上海兆芯集成电路有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果558个，建议您升级VIP下载更多相关专利

[发明专利]使用残差补偿的视频编码方法以及使用该方法的装置-CN201611011925.1有效
发明人：律帅;吴永海 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-11-17 - 公布日： 2019-11-15 - 主分类号： H04N19/176 文献下载
摘要：本发明提出一种使用残差补偿的视频编码方法以及使用该方法的装置，该使用残差补偿的视频编码方法包括：计算源图像及重构图像间的残差值；以及将残差值的信息加入视频串流，使得视频解码器将残差值的信息添加至视频串流中解码的图像。本发明可补偿视频编码的减损。
使用补偿视频编码方法以及装置

[发明专利]采样点自适应偏移滤波的控制方法及其影像处理系统-CN201710915800.X有效
发明人：梅奥;朱传传 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-09-30 - 公布日： 2019-11-12 - 主分类号： H04N19/13 文献下载
摘要：一种采样点自适应偏移滤波的控制方法及其影像处理系统，采样点自适应偏移滤波的控制方法适用于包括一SAO滤波器的一影像处理系统，且包括下列步骤：接收一视频信号，其中该视频信号包括至少一图像群组且该图像群组包括多个帧，每一帧具有多个编码树单元；判断当前帧是否为一帧内编码帧；响应于判定该当前帧为该帧内编码帧时，打开该SAO滤波器，致使该SAO滤波器对该当前帧进行一SAO滤波并决定该当前帧的该多个编码树单元中未做该SAO滤波的一编码树单元比例；以及根据该编码树单元比例，选择性地关闭该SAO滤波器，致使该SAO滤波器不对包括该当前帧的该图像群组中后续的多个非帧内编码帧进行该SAO滤波。本发明可减小编码的时间复杂度且可有效节省码率。
采样自适应偏移滤波控制方法及其影像处理系统

[发明专利]晶片封装制程-CN201710655919.8有效
发明人：张文远;陈伟政;吕学忠 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-08-03 - 公布日： 2019-10-25 - 主分类号： H01L21/56 文献下载
摘要：一种晶片封装制程，其包括以下步骤：提供支撑结构及承载板，其中支撑结构具有多个开口，支撑结构配置于承载板上；在承载板上配置多个晶片，多个晶片分别位于支撑结构的多个开口中；形成覆盖支撑结构与多个晶片的封胶，支撑结构与多个晶片位于封胶与承载板之间，封胶填充于多个开口与多个晶片之间；移除承载板；以及在支撑结构上配置重布线路结构，其中重布线路结构连接多个晶片。本发明能提升结构强度且降低其制程的生产成本。
晶片封装

[发明专利]具热插拔功能的系统芯片及其PCI-E根端口控制器-CN201510874385.9有效
发明人：王其源;杨小露;闫家超 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-12-02 - 公布日： 2019-10-18 - 主分类号： G06F13/40 文献下载
摘要：本发明涉及一种具热插拔功能的系统芯片及其PCI‑E根端口控制器。所述PCI‑E根端口控制器包括专用系统管理总线控制器与微控制单元,其中专用系统管理总线控制器用以透过专用系统管理总线电性耦接多个I/O扩展芯片。所述微控制单元透过PCI‑E根端口控制器取得计算机装置的基本输入/输出系统欲访问哪个I/O扩展芯片的信息后,并依据取得的信息而自一对照表中查找出欲访问的I/O扩展芯片的系统管理总线地址,便可控制专用系统管理总线控制器依据查找出来的系统管理总线地址来访问对应的I/O扩展芯片,并将所取得的相关信息储存至对应的寄存器,以便所述基本输入/输出系统透过PCI‑E根端口控制器直接对对应寄存器进行存取。
具热插拔功能系统芯片及其 pci 端口控制器

[发明专利]印刷电路板和半导体封装结构-CN201710569270.8有效
发明人：张乃舜;陈再生;谭昌黎;陈咏涵;何秀雯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-07-13 - 公布日： 2019-10-18 - 主分类号： H05K1/02 文献下载
摘要：本发明公开一种印刷电路板和半导体封装结构。印刷电路板包括板体和通孔阵列，通孔阵列包括沿第一方向周期性设置的通孔单元列，通孔单元列包括穿过板体且用以电连接电容的多个通孔，包括沿第一方向依序设置的第一通孔、第二通孔和第三通孔，第一通孔用于传递电源信号，第三通孔用于传递接地信号，且第二通孔用于传递电源信号或接地信号。
印刷电路板半导体封装结构

[发明专利]印刷电路板和半导体封装结构-CN201710569198.9有效
发明人：张乃舜;陈再生;谭昌黎;陈咏涵;何秀雯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-07-13 - 公布日： 2019-10-18 - 主分类号： H05K1/02 文献下载
摘要：本发公开一种印刷电路板和半导体封装结构。印刷电路板包括板体和通孔阵列。通孔阵列包括沿第一方向周期性设置的通孔单元列。通孔单元列包括沿第一方向依序设置第一通孔群、第二通孔群和第三通孔群。第一通孔群至第三通孔群分别包括设置为一列且穿过板体且用以电连接电容的第一通孔、第二通孔、第三通孔和第四通孔。第一通孔和第二通孔用于传递电源(power)信号，第三通孔和第四通孔用于传递接地(GND)信号。
印刷电路板半导体封装结构

[发明专利]印刷电路板和半导体封装结构-CN201710569338.2有效
发明人：张乃舜;陈再生;谭昌黎;陈咏涵;何秀雯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-07-13 - 公布日： 2019-10-18 - 主分类号： H05K1/02 文献下载
摘要：本发明公开一种印刷电路板和半导体封装结构。印刷电路板包括板体和通孔阵列，通孔阵列包括沿第一方向周期性设置的通孔单元列，通孔单元列包括穿过板体且用以电连接电容的多个通孔，包括沿第一方向依序设置的第一通孔、第二通孔、第三通孔、第四通孔、第五通孔和第六通孔，第一通孔至第六通孔中的彼此相邻的两个通孔分别用于传递电源信号和接地信号，其中一个通孔单元列的第六通孔与其相邻的另一个通孔单元列的第一通孔彼此相邻，其中一个通孔单元列的第六通孔和另一个通孔单元列的第一通孔分别用于传递电源信号和接地信号。
印刷电路板半导体封装结构

[发明专利]基于节点字符串匹配机率对散列链进行分类的硬件数据压缩器-CN201610304893.8有效
发明人： G·葛兰·亨利;泰瑞·派克斯;凯尔·T·奥布莱恩 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-05-10 - 公布日： 2019-09-27 - 主分类号： H03M7/30 文献下载
摘要：一种硬件数据压缩器，包括第一硬件引擎与第二硬件引擎。第一硬件引擎扫描字符输入区块，并将多个节点列产生的反向指针用于输入区块中的匹配字符串以压缩输入区块。各个节点指向输入区块内先前扫描的字符，并且，各个节点具有相关联机率，显示第一硬件引擎将会产生一个反向指针，而此反向指针指向一个始于被指向字符的匹配字符串的机率。第二硬件引擎对于各个节点列，依据该节点列内这些节点的机率来对该节点列进行分类，使机率较高的这些节点优先出现于该节点列，供该第一硬件引擎于扫描该字符输入区块时，用以搜寻匹配字符串。
基于节点字符串匹配机率散列链进行分类硬件数据压缩器

[发明专利]数据预先提取方法及使用此方法的装置-CN201610952199.7有效
发明人：陈晨 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-10-27 - 公布日： 2019-09-17 - 主分类号： G06F12/0862 文献下载
摘要：数据预先提取方法及使用此方法的装置。本发明的实施例提出一种数据预先提取方法，至少包含以下步骤。并行地分别从第一及第二载入/存储队列接收第一读取请求以及第二读取请求。并行地分别取得第一读取请求的第一高速缓存线编号和第一偏移量及第二读取请求的第二高速缓存线编号和第二偏移量。从一高速缓存线寄存器取得一第三高速缓存线编号以及从偏移量寄存器取得第三偏移量。依据第一至第三高速缓存线编号以及第一至第三偏移量，判断是否形成偏移量趋势。当形成偏移量趋势时，驱动第一级数据高速缓存器预先提取高速缓存线的数据。
数据预先提取方法使用装置

[实用新型]输出阻抗调整装置-CN201920055777.6有效
发明人：李永胜 -专利权人： 上海兆芯集成电路有限公司
申请日： 2019-01-14 - 公布日： 2019-09-13 - 主分类号： G01R31/28 文献下载
摘要：一种输出阻抗调整装置，包括：一参考电流源、一可调电阻器、一电阻侦测器、一映射模块以及一控制器。参考电流源用于产生一参考电流。可调电阻器具有一第一端和一第二端，其中参考电流流经可调电阻器。电阻侦测器根据参考电流和可调电阻器的第一端和第二端之间的一电位差来估算可调电阻器的一初始电阻值。映射模块用于储存一映射表，其中映射模块根据初始电阻值来查询映射表，以产生一调整信号。控制器根据调整信号来产生一控制信号，以更新可调电阻器，其中更新后的可调电阻器具有一最终电阻值。本实用新型可在极短时间内完成校正程序，并在有制程变异的情况下仍能提供准确的输出阻抗，从而有助于最佳化芯片端的操作性能。
可调电阻器参考电流映射模块电阻输出阻抗调整参考电流源初始电阻调整信号控制器第一端映射表侦测器电位差本实用新型操作性能控制信号输出阻抗校正程序最佳化更新制程估算芯片储存查询

[实用新型]等级选择装置-CN201920056463.8有效
发明人：李永胜 -专利权人： 上海兆芯集成电路有限公司
申请日： 2019-01-14 - 公布日： 2019-09-13 - 主分类号： G01R31/28 文献下载
摘要：一种等级选择装置，包括：一移位寄存器、一高通滤波器、一第一SR锁存器、一第二SR锁存器、一锁相回路、一选择电路、一随机图形产生器、一数字比较器、一分频器以及多个D型触发器。移位寄存器用于产生多个位移位。第一SR锁存器经由高通滤波器接收一初始化信号。锁相回路用于产生多个频率信号。选择电路用于选择一频率信号并输出至随机图形产生器和一发射器。数字比较器用于比较发射器的一输入信号和一接收器的一输出信号，再据以控制前述D型触发器来产生多个等级位。第二SR锁存器用于产生一终止信号。本实用新型可自动进行各种等级的频率测试，从而有助于最佳化芯片端的操作性能。
高通滤波器数字比较器移位寄存器发射器等级选择频率信号随机图形锁相回路选择电路产生器本实用新型初始化信号接收器操作性能频率测试输出信号终止信号最佳化个位移位芯片输出

[发明专利]并行化的多分派系统和用于排序队列仲裁的方法-CN201510093951.2有效
发明人：邸千力;王健斌;李伟立;余晓园;高新宇 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-03-03 - 公布日： 2019-09-06 - 主分类号： G06F9/38 文献下载
摘要：一种并行化的多个分派排序队列，其包括排序队列、考核逻辑、排序选择逻辑和分派逻辑。排序队列按照从最早到最晚的次序将候选存储到多个条目中。排序队列被划分成N个群组，其中N个群组中的第i个群组包括排序队列的顺序每N个条目中的每第i个条目，其中i为小于或等于N的整数。考核逻辑确定任何候选是否准备好被分派。排序选择逻辑分别确定每个群组中准备好被分派的最早的候选。分派逻辑并行地分派最早的准备好的候选。移位逻辑将排序队列中所存储的候选移位来填充所存储的候选的其余候选之间的任何空条目，而不改变排序队列中所存储的候选的其余候选的次序。排序队列可以具有任何尺寸或深度，并且N是确定可以被并行分派的候选(例如，指令)的数量的任何适当的整数。
并行分派系统用于排序队列仲裁方法

[发明专利]具有混合协处理器/执行单元神经网络单元的处理器-CN201610863682.8有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-09-29 - 公布日： 2019-08-30 - 主分类号： G06N3/06 文献下载
摘要：一处理器，包括前端部分，以发布指令至执行单元。神经网络单元包括第一，第二与第三存储器。第一存储器装载关于神经元输出的数据文字。第二存储器装载关于神经元连结的权重文字。第三存储器装载一程序，其神经网络单元指令不同于前端部分发布至神经网络单元的指令。此程序对第一与第二存储器的数据文字与权重文字执行人工神经网络的计算。前端部分发布至神经网络单元的第一个指令指示将程序中的神经网络单元指令从架构通用缓存器移转至第三存储器。由前端部分发布至神经网络单元的第二个指令指示神经网络单元调用储存于第三存储器的程序。
具有混合处理器执行单元神经网络

[发明专利]浮点操作数计算方法以及使用此方法的装置-CN201611090929.3有效
发明人：张稚;陈静 -专利权人： 上海兆芯集成电路有限公司
申请日： 2016-11-30 - 公布日： 2019-08-30 - 主分类号： G06F7/483 文献下载
摘要：本发明的实施例提出一种浮点操作数计算方法，实施于微处理器的执行单元中，至少包括以下步骤：从来源寄存器接收多个第一格式中的其中一个的浮点操作数；将第一格式的浮点操作数转换为第二格式的浮点操作数；计算第二格式的浮点操作数以产生第二格式的计算结果；将第二格式的计算结果转换为第一格式的计算结果；以及回写第一格式的计算结果。
浮点作数计算方法以及使用方法装置

[发明专利]根据卷标比特的动态高速缓存置换路选择-CN201510795194.3有效
发明人：道格拉斯·R·瑞德 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2019-08-23 - 主分类号： G06F12/0877 文献下载
摘要：一种高速缓存存储器包含了一个模式输入端，其指示了高速缓存存储器要操作的多个分配模式，多个项目的一个组相关数组，其具有相乘的多个组与W个路，一输入端，其接收了一个内存地址，所述的内存地址包含了用来从所述的多个组中选取其中一个组的一个索引，以及用来与所存储在所选取的组中的W路中的多个项目的多个卷标做对照的一个卷标，以判断所述的内存地址在所述数组中为命中或未命中，当所述的内存地址未命中于所述的数组，基于所述的分配模式而选取所述卷标的一或多个比特，基于所述的分配模式而在所选取的该卷标的比特执行一个函数来产生所述数组的W路的一个子组，并且分配至所选取组的路的子组的其中一路。
根据比特动态高速缓存置换选择