“G11C7/10”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果2924个，建议您升级VIP下载更多相关专利

[发明专利]输入/输出电路和具有该输入/输出电路的存储器装置-CN201811524722.1有效
发明人：金东铉;权大汉;孙琯琇;姜舜求;辛政玄;李斗馥;郑尧韩;崔恩志;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2018-12-13 - 公布日： 2023-04-28 - 主分类号： G11C7/10 文献下载
摘要：输入/输出电路和具有该输入/输出电路的存储器装置。一种输入/输出电路包括：数据缓冲器组，其被配置为缓冲经由数据线接收的数据；数据选通缓冲器，其被配置为缓冲数据选通信号，以输出经缓冲的数据选通时钟；数字控制延迟线，其被配置为通过根据延迟代码控制经缓冲的数据的偏斜而输出延迟数据；数据选通时钟输出电路，其被配置为响应于经缓冲的数据选通时钟而生成延迟数据选通时钟；采样器，其被配置为根据延迟数据选通时钟而对延迟数据进行采样，以输出经采样的数据；以及去偏斜电路，其被配置为根据经采样的数据而更新延迟代码。
输入输出电路具有存储器装置

[发明专利]输入缓冲器电路-CN201880011832.X有效
发明人：塚田修一 -专利权人：美光科技公司
申请日： 2018-02-13 - 公布日： 2023-04-28 - 主分类号： G11C7/10 文献下载
摘要：本发明描述一种用于接收半导体装置中的输入信号的设备。实例设备包含：第一放大器，其响应于第一及第二输入电压而提供第一及第二中间电压；第一及第二电压端子；电路节点；第一晶体管，其经耦合于所述第一电压端子与所述电路节点之间，且响应于所述第一及第二中间电压中的至少一者而接通；第二放大器，其包含第一及第二反相器，所述第一及第二反相器中的至少一者经耦合于所述电路节点与所述第二电压端子之间；及第一及第二输出节点，所述第一输出节点经耦合到所述第一反相器的输入节点及所述第二反相器的输出节点，且所述第二输出节点经耦合到所述第一反相器的输出节点及所述第二反相器的输入节点。
输入缓冲器电路

[发明专利]包括锁存器的页缓冲器和包括该页缓冲器的存储器件-CN202210749453.9在审
发明人：郑基镐;南尚完;金炯坤 -专利权人：三星电子株式会社
申请日： 2022-06-28 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：一种存储器件，包括：页缓冲器电路，所述页缓冲器电路包括连接到多条位线中的每条位线的页缓冲器。页缓冲器包括：至少一个附加锁存器和N个数据锁存器；以及控制逻辑电路，控制页缓冲器的设置。基于第一设置，将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中，并且在完成当前编程操作之前，将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于第二设置，在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。
包括锁存器缓冲器存储器件

[发明专利]选通信号发生电路和包括其的半导体装置-CN201810837883.X有效
发明人：吴昇昱;金显承 -专利权人：爱思开海力士有限公司
申请日： 2018-07-26 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种选通信号发生电路和包括其的半导体装置，该选通信号发生电路包括：触发电路，被配置成根据时钟信号来产生上拉信号和下拉信号；第一主驱动器，被配置成响应于接收上拉信号和下拉信号而产生差分数据选通信号；以及第二主驱动器，被配置成响应于经由与第一主驱动器接收上拉信号和下拉信号的端子相反的端子接收上拉信号和下拉信号，而产生另一差分数据选通信号。
通信发生电路包括半导体装置

[发明专利]采样电路和使用采样电路的半导体存储器件-CN201811408074.3有效
发明人：金宝滥;权大汉 -专利权人：爱思开海力士有限公司
申请日： 2018-11-23 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种采样电路和使用采样电路的半导体存储器件。所述采样电路可以包括第一定时确定电路、第二定时确定电路和采样数据输出电路。所述第一定时确定电路可以响应于第一采样定时信号来确定采样数据的第一定时。所述第二定时确定电路可以响应于第二采样定时信号来确定所述采样数据的第二定时。所述采样数据输出电路可以响应于来自所述第一定时确定电路和所述第二定时确定电路的输出，来在所述第一定时与所述第二定时之间输出具有所述数据的有效数据值的所述采样数据。
采样电路使用半导体存储器件

[发明专利]存储模块及其操作方法-CN201811434141.9有效
发明人：权正贤;洪道善;申原圭;郑承奎 -专利权人：爱思开海力士有限公司
申请日： 2018-11-28 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：一种存储模块包括：第一存储器件，包括用于与存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；第二存储器件，包括用于与所述存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；以及内部数据总线，将所述第一存储器件耦接到所述第二存储器件以在所述第一存储器件的第二电路节点与所述第二存储器件的第二电路节点之间输送数据。当内部读取命令被施加给所述第一存储器件而内部写入命令被施加给所述第二存储器件时，数据经由所述内部数据总线而从所述第一存储器件传送给所述第二存储器件。
存储模块及其操作方法

[发明专利]用于接收多电平信号的接收器及包括其的存储器件-CN202211090209.2在审
发明人：李晛燮;申殷昔;崔荣暾;尹彰秀;赵泫润;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-07 - 公布日： 2023-04-21 - 主分类号： G11C7/10 文献下载
摘要：提供了一种用于接收多电平信号的接收器及包括其的存储器件。接收多电平信号的接收器包括前置放大器电路、限幅器电路和译码器电路。前置放大器电路基于输入数据信号和多个参考电压来生成多个中间数据信号。限幅器电路基于多个中间数据信号和时钟信号来生成多个判定信号。译码器电路基于多个判定信号来生成输出数据。前置放大器电路包括第一电路和第二电路。第一电路基于输入数据信号和多个参考电压中的一个参考电压来生成多个中间数据信号中的一个中间数据信号，并且具有第一结构。第二电路基于输入数据信号和多个参考电压中的另一个参考电压来生成多个中间数据信号中的另一个中间数据信号，并且具有与第一结构不同的第二结构。
用于接收电平信号接收器包括存储器件

[发明专利]数据合成器-CN202111202842.1在审
发明人：谷银川 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-15 - 公布日： 2023-04-18 - 主分类号： G11C7/10 文献下载
摘要：本申请提供一种数据合成器，包括第一输入电路，用于在第一锁存时钟信号的控制下将第一数据锁存，第二输入电路，用于在第一锁存时钟信号的控制下将第二数据锁存；其中，第一数据的相位和第二数据的相位相同，输出电路，其与第一输入电路连接，其还与第二输入电路连接，用于按照先后顺序依次输出第一数据和第二数据。通过如此设置，本申请可达到保证合成的数据中每一路的数据需要有最好的建立时刻和保持时间的效果。
数据合成器

[发明专利]三维堆叠式射频接口存储器和射频数据处理装置-CN202111204208.1在审
发明人：江喜平;左丰国;周小锋 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-10-15 - 公布日： 2023-04-18 - 主分类号： G11C7/10 文献下载
摘要：本申请实施例公开了一种三维堆叠式射频接口存储器和射频数据处理装置。三维堆叠式射频接口存储器包括存储芯片和接口芯片。存储芯片用于存储数据，存储芯片包括第一键合面。接口芯片包括第二键合面。第一键合面与第二键合面形成三维异质集成结构，以将接口芯片与存储芯片三维堆叠连接，形成三维堆叠式射频接口存储器。其中，接口芯片包括射频数据通信电路，射频数据通信电路用于处理写入存储芯片的数据和从存储芯片读取的数据。本申请实施例无需经过其他元件，即可实现数据的存储和读取，缩短数据的传输路径，减少数据的传输时间，提高数据的传输效率，并且提高三维堆叠式射频接口存储器处理数据的带宽，确保三维堆叠式射频接口存储器的使用性能。
三维堆叠射频接口存储器数据处理装置

[发明专利]共享命令移位器系统及方法-CN202210850295.6在审
发明人： K·马组德尔;N·S·斯里拉姆 -专利权人：美光科技公司
申请日： 2022-07-19 - 公布日： 2023-04-18 - 主分类号： G11C7/10 文献下载
摘要：本申请涉及共享命令移位器系统及方法。本文所描述的系统及方法涉及一种装置，所述装置可接收多个命令且生成指示所述多个命令中的每一个之间的匹配数据信号的共同命令。所述装置可包含第一锁存器，所述第一锁存器接收经移位标志且响应于第一启用信号而输出经移位命令。所述装置可包含移位器，其中第一移位器可接收所述共同命令并且最后一个移位器可耦合到所述第一锁存器。所述最后一个移位器可接收移位器共同命令且可使用经移位共同命令生成所述第一启用信号。
共享命令移位系统方法

[发明专利]双极性存储器读取-CN201780060064.2有效
发明人： I.托尔托雷利;F.皮奥 -专利权人：英特尔公司
申请日： 2017-08-22 - 公布日： 2023-04-18 - 主分类号： G11C7/10 文献下载
摘要：描述了用于双极性存储的数据信息的双极性读取的电路、系统和方法。在一个实施例中，一种方法涉及对多个存储器单元施加具有第一极性的第一电压。该方法涉及对所述多个存储器单元中的一个或多个存储器单元施加具有第二极性的第二电压。该方法涉及检测所述一个或多个存储器单元对第一电压和第二电压的电响应。该方法还涉及基于所述一个或多个存储器单元对第一电压和第二电压的电响应来确定所述一个或多个存储器单元的逻辑状态。
极性存储器读取

[发明专利]用于具有数据上命令功能性的多电平信令的设备及方法-CN202211198716.8在审
发明人： T·M·霍利斯 -专利权人：美光科技公司
申请日： 2022-09-29 - 公布日： 2023-04-14 - 主分类号： G11C7/10 文献下载
摘要：本公开涉及用于具有数据上命令功能性的多电平信令的设备及方法。半导体装置可在多电平信令数据总线架构上实施数据上命令功能。所述多电平信令数据总线架构可支持多电平通信架构，其包含多个信道，所述多个信道各自包含M个位流到N个多电平信号的转换，其中M大于N。位流包含串行提供的多个位，其中在一段时间内提供所述位流的每一位。所述多电平信令数据总线适于使用所述数据总线的第一组经指派状态来传输数据，及使用所述数据总线的至少第二经指派状态来传输命令。
用于具有数据命令功能平信设备方法

[发明专利]具有改进的单事件翻转免疫性的锁存器电路及相关计算系统、设备和方法-CN202110885336.0有效
发明人：刘亮 -专利权人：美光科技公司
申请日： 2021-08-03 - 公布日： 2023-04-14 - 主分类号： G11C7/10 文献下载
摘要：公开了具有改进的单事件翻转免疫性的锁存器电路及相关计算系统、设备和方法。一种设备包含双互锁存储单元DICE锁存器电路，所述电路包含对应于第一路径的第一输入节点和对应于第二路径的第二输入节点。所述第一输入节点与所述第二输入节点电隔离。
具有改进事件翻转免疫性锁存器电路相关计算系统设备方法

[发明专利]锁存电路、传输电路和半导体装置-CN202210973222.6在审
发明人：崔恩志;安根善;孙琯琇;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2022-08-15 - 公布日： 2023-04-11 - 主分类号： G11C7/10 文献下载
摘要：本公开涉及锁存电路、传输电路和半导体装置。本技术可以包括：第一检测单元，该第一检测单元被配置为在正常读取操作期间通过响应于控制时钟信号的转变而检测输入端子的电平来产生输出信号；以及第二检测单元，该第二检测单元被配置为在状态信息读取操作期间通过与控制时钟信号的转变无关地检测输入端子的电平来产生输出信号。
电路传输半导体装置

[发明专利]接收多电平信号的流水线结构接收器和包括其的存储装置-CN202211198159.X在审
发明人：李晛燮;申殷昔;崔荣暾;尹彰秀;赵泫润;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-29 - 公布日： 2023-04-11 - 主分类号： G11C7/10 文献下载
摘要：一种接收多电平信号的接收器，包括采样保持电路、第一模数转换电路和第二模数转换电路、以及数模转换电路。采样保持电路通过对输入数据信号进行采样和保持来生成采样数据信号。第一模数转换电路基于输入数据信号和多个参考电压中的第一选择参考电压产生输出数据的第一位。数模转换电路基于输出数据的第一位从多个参考电压中选择至少一个附加选择参考电压。第二模数转换电路基于采样数据信号和至少一个附加选择参考电压产生输出数据的至少一个附加位。
接收电平信号流水线结构接收器包括存储装置