“K·马组德尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]半频命令路径-CN201880028639.7有效
发明人： K·马组德尔 -专利权人：美光科技公司
申请日： 2018-04-19 - 公布日： 2023-08-08 - 主分类号： G11C7/22 文献下载
摘要：一种半导体装置包含时钟分频器(72)，其接收时钟信号(58)且生成偶时钟信号及奇时钟信号(74、76)。所述时钟信号(58)包含第一频率，而所述偶时钟信号及所述奇时钟信号(74、76)各自包含第二频率，所述第二频率是所述第一频率的一半。所述半导体装置还包含耦合到所述时钟分频器(72)的偶命令路径及奇命令路径(78、80)，其等各自具有一组逻辑(52)及一组正反器(54)。所述偶命令路径(78)接收命令及所述偶时钟信号(74)且输出偶输出信号(88)。所述奇命令路径(80)接收所述命令及所述奇时钟信号(76)且输出奇输出信号(89)。所述半导体装置还包含耦合到所述偶命令路径及所述奇命令路径(78、80)的组合电路(87)，其组合所述偶输出信号及所述奇输出信号(88、89)。
命令路径

[发明专利]空闲模式操作期间的低功耗时钟注入-CN202211662622.1在审
发明人：持田则明;宫本尚幸;K·马组德尔;S·E·史密斯 -专利权人：美光科技公司
申请日： 2022-12-23 - 公布日： 2023-06-30 - 主分类号： G11C11/406 文献下载
摘要：本公开涉及一种空闲模式操作期间的低功耗时钟注入。示范性半导体装置包含内部时钟电路，所述内部时钟电路经配置以在处于最大功率节省模式时间歇地启用及停用时钟信号。所述时钟信号的所述启用及停用的占空比可基于对所述半导体装置的组件的负偏置温度不稳定性的敏感性。可经由同步器启用及停用所述时钟信号。
空闲模式操作期间功耗时钟注入

[发明专利]用于存储器装置的半频电路的经合并命令解码器-CN202210965862.2在审
发明人： N·S·斯里拉姆;K·马组德尔 -专利权人：美光科技公司
申请日： 2022-08-12 - 公布日： 2023-05-05 - 主分类号： G11C8/10 文献下载
摘要：本公开涉及用于存储器装置的半频电路的经合并命令解码器。一种存储器装置包含经配置以经由多个命令地址位从主机装置接收命令的命令接口。所述存储器装置还包含经配置以接收所述命令及确定所述命令是否匹配对应于多个命令类型的位模式的经合并命令解码器。所述经合并命令解码器还经配置以响应于所述命令匹配所述位模式而断言锁存信号。所述存储器装置还包含经配置以至少部分基于所述锁存信号的断言捕获所述多个命令地址位的锁存器。
用于存储器装置电路合并命令解码器

[发明专利]半频存储器装置中的重影命令抑制-CN202210897944.8在审
发明人： N·S·斯里拉姆;K·马组德尔 -专利权人：美光科技公司
申请日： 2022-07-28 - 公布日： 2023-05-02 - 主分类号： G11C8/06 文献下载
摘要：本申请案涉及半频存储器装置中的重影命令抑制。存储器装置包含命令接口，所述命令接口经配置以经由多个命令地址位从主机装置接收双循环命令。所述存储器装置还包含命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码。所述命令解码器包含掩模电路系统。所述掩模电路系统包含经配置以生成掩模信号的掩模生成电路系统。所述掩模电路系统还包含多路复用器电路系统，其经配置以应用所述掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中解码所述多个命令地址位的第二部分。
存储器装置中的重影命令抑制

[发明专利]共享命令移位器系统及方法-CN202210850295.6在审
发明人： K·马组德尔;N·S·斯里拉姆 -专利权人：美光科技公司
申请日： 2022-07-19 - 公布日： 2023-04-18 - 主分类号： G11C7/10 文献下载
摘要：本申请涉及共享命令移位器系统及方法。本文所描述的系统及方法涉及一种装置，所述装置可接收多个命令且生成指示所述多个命令中的每一个之间的匹配数据信号的共同命令。所述装置可包含第一锁存器，所述第一锁存器接收经移位标志且响应于第一启用信号而输出经移位命令。所述装置可包含移位器，其中第一移位器可接收所述共同命令并且最后一个移位器可耦合到所述第一锁存器。所述最后一个移位器可接收移位器共同命令且可使用经移位共同命令生成所述第一启用信号。
共享命令移位系统方法

[发明专利]存储器存储体堆叠的自动预充电-CN202111068021.3有效
发明人： K·马组德尔;H·V·加达姆塞蒂 -专利权人：美光科技公司
申请日： 2021-09-13 - 公布日： 2023-03-21 - 主分类号： G11C5/14 文献下载
摘要：本公开涉及存储器存储体堆叠的自动预充电。装置及方法包含命令接口，所述命令接口经配置以接收命令，例如具有自动预充电的写入。存储体特定解码器解码具有用于对应存储器存储体的自动预充电命令的所述写入及输出写入自动预充电WrAP信号。此WrAP信号在所述存储器存储体的写入恢复时间内未经调整。因此，接收所述WrAP信号的存储体中的存储体处理电路系统使用所述WrAP来致使其内部锁定电路系统至少部分基于模式寄存器设置且基于所述WrAP信号指示具有自动预充电命令的所述写入的接收来施加tWR锁定。
存储器存储堆叠自动充电

[发明专利]包含并行管线控制的设备和其制造方法-CN202210835787.8在审
发明人： N·S·斯里拉姆;K·马组德尔;藤巻亮;宫野和孝;上村裕 -专利权人：美光科技公司
申请日： 2022-07-15 - 公布日： 2023-03-07 - 主分类号： G11C11/4096 文献下载
摘要：本申请案涉及包含并行管线控制的设备和其制造方法。本发明描述与跨越并行处理管线协调一组定时关键操作有关的方法、设备和系统。所述协调可包含：当所述操作之间的间隔对应于管线数目时，使用(1)与对应管线相关联的电路系统来产生与所述定时临界操作相关联的启用信号，或当所述间隔不为所述管线数目的因数时，使用(2)与非对应或另一管线相关联的电路系统。
包含并行管线控制设备制造方法

[发明专利]用于存储器装置的QED移位器-CN202210591640.9在审
发明人： K·马组德尔 -专利权人：美光科技公司
申请日： 2022-05-27 - 公布日： 2023-03-03 - 主分类号： G11C16/08 文献下载
摘要：本公开涉及一种用于存储器装置的QED移位器。存储器装置包含被配置成从主机装置接收命令的命令接口。所述存储器装置还包含被配置成接收所述命令的命令移位器。所述命令移位器包含串联耦合且被配置成延迟所述命令的多个级。所述命令移位器包括选择电路系统，所述选择电路系统被配置成接收所述命令且选择用于所述命令的所述多个级的插入级。所述选择电路系统被配置成选择所述插入级作为用以插入所述命令的位置。选择选定插入级以控制所述命令移位器中的延迟的持续时间。对所述插入级的选择至少部分地基于时钟与所述存储器装置的数据引脚之间的路径延迟。
用于存储器装置 qed 移位

[发明专利]包含并行管线的设备和其制造方法-CN202210621003.1在审
发明人： K·马组德尔;N·S·斯里拉姆;藤巻亮 -专利权人：美光科技公司
申请日： 2022-06-01 - 公布日： 2023-02-17 - 主分类号： G11C7/10 文献下载
摘要：本申请涉及一种包含并行管线的设备和其制造方法。描述涉及一种设备的方法、设备和系统。所述设备可包含(1)经配置以控制与并行管线相关联的时间表/定时的读取状态电路，以及(2)经配置以协调来自所述并行管线的数据输出的定时控制电路。
包含并行管线设备制造方法

[发明专利]减少跨时钟域时序违规的方法以及相关装置和系统-CN202210639433.6在审
发明人： K·马组德尔;N·S·斯里拉姆;W·C·沃尔德罗普;V·万卡雅拉 -专利权人：美光科技公司
申请日： 2022-06-07 - 公布日： 2023-01-13 - 主分类号： G11C16/10 文献下载
摘要：公开减少跨时钟域时序违规的方法以及相关装置和系统。一种方法可包含响应于接收到命令而在半导体装置处对内部信号进行断言。所述方法还可包含在对所述内部信号进行断言后至少在预定持续时间内将所述内部信号保持在断言状态。此外，所述方法可包含基于所述内部信号和时钟信号而生成启用信号。
减少时钟时序违规方法以及相关装置系统

[发明专利]防止偏置温度不稳定性的功率节省模式切换-CN202210069871.3在审
发明人： P·加加帕蒂;K·马组德尔 -专利权人：美光科技公司
申请日： 2022-01-21 - 公布日： 2022-11-29 - 主分类号： G11C11/4096 文献下载
摘要：本公开涉及防止偏置温度不稳定性的功率节省模式切换。用于在配置成接收用于存储器装置的多个命令类型的命令流水线中引入切换信号的系统和方法。切换电路系统配置成当所述存储器装置处于功率节省模式中且所述命令流水线不含有效命令时，将所述切换信号引入到所述命令流水线的至少一部分中。当在所述功率节省模式期间断言在所述功率节省模式中无效的命令时，通过停用数据选通来阻止所述切换引起写入。
防止偏置温度不稳定性功率节省模式切换

[发明专利]基于存储器装置中的局部命令解码的突发时钟控制-CN202110508914.9有效
发明人： K·马组德尔;宫本尚幸 -专利权人：美光科技公司
申请日： 2021-05-11 - 公布日： 2022-05-17 - 主分类号： G11C7/22 文献下载
摘要：本公开涉及存储器装置中基于局部命令解码的突发时钟控制。装置和方法包含命令输入，其经配置以接收用于存储器装置的命令。第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示。时钟选通电路系统经配置以接收输入时钟和唤醒信号。所述时钟选通电路系统还经配置以至少部分地基于所述接收到的唤醒信号的脉冲而输出内部时钟。所述时钟选通电路系统还经配置以基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。
基于存储器装置中的局部命令解码突发时钟控制

[发明专利]用于频率模式检测和实施的系统和方法-CN202110214717.6有效
发明人： K·马组德尔;P·加加帕蒂 -专利权人：美光科技公司
申请日： 2018-04-24 - 公布日： 2022-05-13 - 主分类号： G06F13/16 文献下载
摘要：本申请涉及用于频率模式检测和实施的系统和方法。本文中所提供的系统和方法(120)从存储器装置(10)的命令接口(14)的多个命令获取模式识别命令获取模式。识别芯片选择信号CS的状态。当所述CS从高转变到低时，在所述CS转变之后的第一时钟循环中捕获命令地址的第一部分。当所述命令获取模式处于第一模式时，在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分。否则，当所述命令获取模式处于第二模式时，在紧接在所述第二时钟信号后面的第三时钟循环中捕获所述命令地址的所述第二部分。使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。
用于频率模式检测实施系统方法

[发明专利]裸片上终止架构-CN201880054339.6有效
发明人： K·马组德尔;M-H·贝 -专利权人：美光科技公司
申请日： 2018-06-27 - 公布日： 2021-07-23 - 主分类号： G11C7/10 文献下载
摘要：方法和装置(10)在命令接口(14)处接收命令且使用被配置成实施所述命令的控制电路(21)。路由管线(100)被配置成将所述命令从所述命令接口(14)转译和路由到所述控制电路(21)。所述路由管线(100、150)包含时钟电路(114)。所述时钟电路(114)包含时钟延迟线(152)和从所述时钟延迟线(152)导出的多个克隆延迟线(158)。所述克隆延迟线(158)中的每一个专用于多个命令类型中的一个命令类型。所述路由管线(100、150)还包含延迟电路(122)，所述延迟电路被配置成利用所述克隆延迟线(158)使所述半导体装置(10)的数据引脚信号移位或使所述半导体装置(10)的数据选通引脚信号移位。
裸片上终止架构

[发明专利]用于宽时钟频率范围命令路径的设备和方法-CN202011590665.4在审
发明人： K·马组德尔;K·李;M-B·刘 -专利权人：美光科技公司
申请日： 2020-12-29 - 公布日： 2021-07-16 - 主分类号： G11C11/4076 文献下载
摘要：本发明公开了用于宽时钟频率范围命令路径的设备和方法。示例设备包含命令解码器和命令定时电路。所述命令解码器配置成接收命令且进一步配置成对所述命令进行解码以提供经解码命令。所述命令定时电路配置成响应于时钟而接收所述经解码命令，且进一步配置成基于指示所述时钟的时钟频率的时钟频率信息而提供具有相对于接收所述经解码命令的延迟的延迟内部命令。所述命令定时电路包含多个命令定时路径。所述多个命令定时路径中的每一个配置成针对相应时钟频率范围将相应延迟提供到所述经解码命令。
用于时钟频率范围命令路径设备方法

1
2
下一页»
尾页
共 21 条