|
|
钻瓜专利网为您找到相关结果 37个，建议您 升级VIP下载更多相关专利
- [发明专利]地址译码电路、存储器及控制方法-CN202210039196.X在审
-
谷银川
-
长鑫存储技术有限公司
-
2022-01-13
-
2023-07-25
-
G11C8/10
- 本申请提供一种地址译码电路、存储器及控制方法，包括：存储组对应的译码单元；所述译码单元包括：多个第一与非门，每一所述第一与非门的输出的地址选择信号用于控制与所述译码单元对应的存储组中对应的存储块；所述第一与非门的第一输入端，连接该第一与非门对应的存储块的地址信号；所述第一与非门的第二输入端，连接第二与非门或第三与非门的输出端；所述第二与非门的第一输入端连接使能信号，所述第二与非门的第二输入端连接控制信号；所述第三与非门的第一输入端连接所述使能信号，所述第三与非门的第二输入端连接所述控制信号的反相信号。当存储器的部分地址失效时，可对存储器进行灵活降容，从而避免存储器无法使用。
- 地址译码电路存储器控制方法
- [发明专利]一种刷新控制电路及存储器-CN202310103297.3有效
-
谷银川
-
长鑫存储技术有限公司
-
2023-02-13
-
2023-06-16
-
G11C11/406
- 本公开涉及集成电路领域，公开了一种刷新控制电路及存储器。其中，刷新控制电路包括：标志信号生成模块、地址采样模块和执行模块。标志信号生成模块，被配置为接收刷新命令，并根据连续接收的刷新命令生成n个刷新标志信号，n为正整数。地址采样模块，连接标志信号生成模块，被配置为接收n个刷新标志信号，并响应于n个刷新标志信号，将被开启次数最多的n个锤击行地址依次选择输出；执行模块，连接地址采样模块，被配置为依次接收n个锤击行地址，并依次对n个锤击行地址的相邻受害行地址执行刷新操作。本公开实施例能够更有针对性地对行锤问题进行防护，提高了保护性刷新的效果。
- 一种刷新控制电路存储器
- [发明专利]一种刷新电路及存储器-CN202310103183.9有效
-
谷银川
-
长鑫存储技术有限公司
-
2023-02-13
-
2023-05-12
-
G11C11/406
- 本公开涉及集成电路领域，公开了一种刷新电路及存储器。其中，刷新电路包括：刷新命令检测模块，被配置为接收刷新命令，并对刷新命令进行计数以生成计数值，根据计数值生成n个地址选择信号；n为正整数；受害行地址输出模块，连接刷新命令检测模块，被配置为接收地址选择信号，根据地址选择信号，将与锤击行地址关联的2n个受害行地址中的全部或部分依次选择输出；执行模块，连接受害行地址输出模块，被配置为在执行当前刷新命令期间对2n个受害行地址执行刷新操作。本公开实施例能够提高保护性刷新的范围，从而更有效地有效解决行锤问题。
- 一种刷新电路存储器
- [发明专利]数据合成器-CN202111202842.1在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-10-15
-
2023-04-18
-
G11C7/10
- 本申请提供一种数据合成器，包括第一输入电路，用于在第一锁存时钟信号的控制下将第一数据锁存，第二输入电路，用于在第一锁存时钟信号的控制下将第二数据锁存；其中，第一数据的相位和第二数据的相位相同，输出电路，其与第一输入电路连接，其还与第二输入电路连接，用于按照先后顺序依次输出第一数据和第二数据。通过如此设置，本申请可达到保证合成的数据中每一路的数据需要有最好的建立时刻和保持时间的效果。
- 数据合成器
- [发明专利]比较器及判决反馈均衡电路-CN202111030189.5在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-09-03
-
2023-03-07
-
H03K5/24
- 本申请提供一种比较器及判决反馈均衡电路，比较器包括第一采样电路，其设有输出端，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号，第二采样电路，其设有输出端，其输出端与第一采样电路的输出端连接，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号，其中，第一参考信号大于第二参考信号，输出电路，其设有输入端，其输入端与第一采样电路的输出端连接，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果。本方案根据待比较信号受影响趋势选择采样电路进行采样，可以消除比较器的码间干扰。
- 比较判决反馈均衡电路
- [发明专利]比较器及判决反馈均衡电路-CN202111030206.5在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-09-03
-
2023-03-07
-
H03K5/24
- 本申请提供一种比较器及判决反馈均衡电路，包括第一采样电路，用于在第一控制信号和时钟信号的控制下根据待比较信号和第一参考信号生成第一差分信号，第一正反馈电路，用于加快第一差分信号之间的差值，第二采样电路，用于在第二控制信号和时钟信号的控制下根据待比较信号和第二参考信号生成第二差分信号；第一参考信号大于第二参考信号，第二正反馈电路，用于加快第二差分信号之间的差值，输出电路，用于对第一采样电路的输出端的电压信号或者第二采样电路输出端的电压信号进行放大处理和锁存处理，并输出比较结果，设置第一采样电路和第二采样电路用于消除码间干扰，设置第一正反馈电路和第二正反馈电路用于减少功率损耗及提高响应速率。
- 比较判决反馈均衡电路
- [发明专利]一种比较器及判决反馈均衡电路-CN202110783320.9在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-07-12
-
2023-01-17
-
H03K5/24
- 本申请提供了一种比较器及判决反馈均衡电路，比较器包括：第一级电路、第二级电路、第一开关电路和第二开关电路；第一级电路包括：第一输入电路和第二输入电路。其中，第一开关电路和第二开关电路，分别用于根据第一反馈信号、第二反馈信号和时钟信号控制第一输入电路和第二输入电路的导通；第一输入电路，用于在导通时的采样阶段根据输入信号和第一参考信号生成第一差分信号；第二输入电路，用于在导通时的采样阶段根据输入信号和第二参考信号生成第二差分信号；第二级电路，用于在再生阶段对第一差分信号或第二差分信号进行放大处理和锁存处理，以输出比较信号。本申请能够消除码间串扰的影响、降低比较器的工作电压。
- 一种比较判决反馈均衡电路
- [发明专利]双路时钟产生电路及方法、电子设备-CN202110794828.9在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-07-14
-
2023-01-17
-
H03M1/06
- 本公开是关于一种双路时钟产生电路及方法、电子设备，涉及集成电路技术领域。该双路时钟产生电路包括：第一反相模块，用于接入第一信号并输出第一时钟输出信号；第二反相模块，用于接入第二信号并输出第二时钟输出信号，第一信号和第二信号是互为相反的时钟信号；第一前馈缓冲器，设置于第一反相模块的输入端和第二反相模块的输出端之间，用于传输第一信号，以对第二时钟输出信号进行补偿；第二前馈缓冲器，设置于第二反相模块的输入端和第一反相模块的输出端之间，用于传输第二信号，以对第一时钟输出信号进行延缓。本公开提供一种校准相位失配的方法。
- 时钟产生电路方法电子设备
- [发明专利]比较器及判决反馈均衡电路-CN202110776217.1在审
-
谷银川
-
长鑫存储技术有限公司
-
2021-07-08
-
2023-01-13
-
H03K5/24
- 本申请提供一种比较器及判决反馈均衡电路，包括第一输入电路，用于在控制信号的控制下根据输入信号和第一参考信号生成第一差分信号；第一正反馈电路，用于加快第一差分信号之间的差值；第二输入电路，用于在控制信号的控制下根据输入信号和第二参考信号生成第二差分信号；其中，第一参考信号大于第二参考信号；第二正反馈电路，用于加快第二差分信号之间的差值；输出电路，其输入端与第一输入电路的输出端连接，用于在重生阶段对第一输入电路的输出端的电压信号或者第二输入电路输出端的电压信号进行放大处理和锁存处理，以输出比较结果。本申请中比较器的响应速率高，功耗小，工作电压低且可以消除码间干扰。
- 比较判决反馈均衡电路
|
