“崔恩志”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]输入/输出电路和具有该输入/输出电路的存储器装置-CN201811524722.1有效
发明人：金东铉;权大汉;孙琯琇;姜舜求;辛政玄;李斗馥;郑尧韩;崔恩志;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2018-12-13 - 公布日： 2023-04-28 - 主分类号： G11C7/10 文献下载
摘要：输入/输出电路和具有该输入/输出电路的存储器装置。一种输入/输出电路包括：数据缓冲器组，其被配置为缓冲经由数据线接收的数据；数据选通缓冲器，其被配置为缓冲数据选通信号，以输出经缓冲的数据选通时钟；数字控制延迟线，其被配置为通过根据延迟代码控制经缓冲的数据的偏斜而输出延迟数据；数据选通时钟输出电路，其被配置为响应于经缓冲的数据选通时钟而生成延迟数据选通时钟；采样器，其被配置为根据延迟数据选通时钟而对延迟数据进行采样，以输出经采样的数据；以及去偏斜电路，其被配置为根据经采样的数据而更新延迟代码。
输入输出电路具有存储器装置

[发明专利]锁存电路、传输电路和半导体装置-CN202210973222.6在审
发明人： 崔恩志;安根善;孙琯琇;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2022-08-15 - 公布日： 2023-04-11 - 主分类号： G11C7/10 文献下载
摘要：本公开涉及锁存电路、传输电路和半导体装置。本技术可以包括：第一检测单元，该第一检测单元被配置为在正常读取操作期间通过响应于控制时钟信号的转变而检测输入端子的电平来产生输出信号；以及第二检测单元，该第二检测单元被配置为在状态信息读取操作期间通过与控制时钟信号的转变无关地检测输入端子的电平来产生输出信号。
电路传输半导体装置

[发明专利]校正脉冲占空比的存储器装置和包括其的存储器系统-CN202210389813.9在审
发明人：洪在亨;孔仁锡;金馆遇;朴宰永;孙琯琇;安顺成;杨大浩;玉成华;张俊瑞;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2022-04-14 - 公布日： 2023-04-04 - 主分类号： G11C7/22 文献下载
摘要：本公开涉及校正脉冲占空比的存储器装置和包括其的存储器系统。本公开涉及一种校正脉冲占空比的存储器装置和包括该存储器装置的存储器系统，并且涉及一种校正存储器装置控制信号的首脉冲的占空比的存储器装置和包括该存储器装置的存储器系统。
校正脉冲存储器装置包括系统

[发明专利]阻抗校准电路以及包括其的半导体设备-CN202010795394.X有效
发明人： 崔恩志;黄珍夏;安根善;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2020-08-10 - 公布日： 2022-11-25 - 主分类号： G05F1/56 文献下载
摘要：阻抗校准电路以及包括其的半导体设备。一种阻抗校准电路可包括：第一驱动器，其具有根据第一阻抗控制代码而校准的阻抗，并且被配置为根据第一数据来驱动输出端子；第二驱动器，其具有根据第二阻抗控制代码而校准的阻抗，并且被配置为根据第二数据来驱动输出端子；以及阻抗校准电路，其被配置为将第一阻抗控制代码校准为被设定为外部电阻器的电阻值的第一目标值，并且将第二阻抗控制代码校准为与外部电阻器的电阻值不同的第二目标值。
阻抗校准电路以及包括半导体设备

[发明专利]校准电路和该校准电路的操作方法-CN202110188639.7有效
发明人：黄珍夏;孙琯琇;安根善;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2021-02-19 - 公布日： 2022-11-08 - 主分类号： G05F1/56 文献下载
摘要：提供一种校准电路和该校准电路的操作方法。一种校准电路包括第一电阻码输出电路和第二电阻码输出电路。第一电阻码输出电路通过输入/输出焊盘联接到外部电阻器，基于第一电阻值执行第一校准操作以使得施加到与输入/输出焊盘联接的第一参考节点的目标电压具有设置的电压电平，并且输出第一电阻码作为通过执行第一校准操作而获得的结果。第二电阻码输出电路接收目标电压，基于第一电阻码设置内部电阻值，基于与第一电阻值不同的第二电阻值执行第二校准操作，并且输出第二电阻码作为通过执行第二校准操作而获得的结果。第一电阻值是第一电阻器的电阻值。
校准电路操作方法

[发明专利]数据输出装置以及包括数据输出装置的半导体装置-CN202111201796.3在审
发明人： 崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2021-10-15 - 公布日： 2022-07-15 - 主分类号： G11C7/10 文献下载
摘要：一种半导体装置，包括存储器控制器和数据存储，该数据存储被配置成与从存储器控制器提供的时钟信号同步地输入和输出数据。数据存储包括存储器单元阵列和数据输出装置，该数据输出装置被配置成：在第一时钟的低电平时段和第二时钟的低电平时段期间，通过感测读取数据的逻辑电平来从存储器单元阵列输出读取数据，第一时钟是时钟信号的分频时钟的反相信号，第二时钟具有从分频时钟的设定相位延迟量。
数据输出装置以及包括半导体

[实用新型]帽贴、安全帽、可视化监管系统-CN202022985959.9有效
发明人：闫明仁;赵辉;薛祥;崔恩志;邵光强 -专利权人：上海核工程研究设计院有限公司
申请日： 2020-12-09 - 公布日： 2022-06-14 - 主分类号： A42B1/24 文献下载
摘要：本实用新型公开了一种帽贴，帽贴的外表面具有可视化信息区域，所述可视化信息区域用于区分不同施工作业或者不同的施工作业人员。每一个帽贴的外表面还具有识别码区，识别码区设置有与所述帽贴唯一对应的识别码。本实用新型还公开了一种安全帽，其包括帽体和设置在帽体外侧的至少一个上述帽贴。本实用新型也涉及一种可视化监控系统，包括：多个上述安全帽；和信息读取装置，用于读取所述帽贴的识别信息。本实用新型采用帽贴实现了可视化，还可通过编号确保了其唯一性，可快捷、直接地判断作业人员是否具备与其作业相配备的安全知识和安全技能。
帽贴安全帽可视化监管系统

[发明专利]放大器及使用其的半导体装置-CN201710952449.1有效
发明人：金东铉;崔恩志;郑尧韩;姜舜求;姜宇珍;宋清基;李贤培;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2017-10-13 - 公布日： 2022-03-15 - 主分类号： G11C7/06 文献下载
摘要：一种放大器可以包括：差分对电路，其被配置为根据第一输入信号和第二输入信号来产生输出信号；多个电流吸收器，其耦接在接地端子与差分对电路之间；以及反馈电路，其被配置为感测输出信号的电平并产生反馈信号。多个电流吸收器中的至少一个根据反馈信号来控制。
放大器使用半导体装置

[发明专利]数据选通时钟输出电路-CN202110191688.6在审
发明人： 崔恩志;具滋允;玉成华 -专利权人：爱思开海力士有限公司
申请日： 2021-02-20 - 公布日： 2022-01-04 - 主分类号： G11C8/18 文献下载
摘要：本技术包括一种数据选通时钟输出电路。该数据选通时钟输出电路包括：第一输出电路，其被配置为响应于时钟和第一使能信号而产生上升时钟和下降时钟，并且响应于上升时钟、下降时钟和模式信号而输出第一数据选通时钟；以及第二输出电路，其被配置为通过使由第一输出电路产生的上升时钟和下降时钟反相来产生上升反相时钟和下降反相时钟，并且响应于上升反相时钟、下降反相时钟、第二使能信号和模式信号而输出第二数据选通时钟。
数据时钟输出电路

[发明专利]模数转换器和利用该模数转换器的半导体装置-CN201711129593.1有效
发明人：金东铉;姜舜求;孙管琇;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2017-11-15 - 公布日： 2021-12-31 - 主分类号： H03M1/18 文献下载
摘要：一种模数转换器包括：第一DAC单元，其被配置为根据第一码来改变通过第一节点输出的参考电压的电平；第二DAC单元，其基于第一节点而并联耦接到第一DAC单元，并且被配置为根据第二码来改变参考电压的电平；比较器，其被配置为通过将输入电压与参考电压进行比较来产生比较结果信号；以及至少一个寄存器阵列，其被配置为储存具有初始值的第一码和第二码，并且通过根据比较结果信号改变第一码和第二码的值来储存第一码和第二码。
转换器利用半导体装置

[发明专利]缓冲电路、接收器电路和半导体设备-CN202011047086.5在审
发明人：黄珍夏;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2020-09-29 - 公布日： 2021-11-23 - 主分类号： G11C7/10 文献下载
摘要：缓冲电路、接收器电路和半导体设备。本技术可包括：第一逻辑门，其联接到内部电压端子并且被配置为根据第一使能信号来接收数据并将该数据反相和输出；以及第二逻辑门，其联接到内部电压端子并且被配置为根据第一使能信号来将第一逻辑门的输出反相并输出经反相的输出作为第一缓冲信号，并且被配置为根据外部电压的电平来补偿第一缓冲信号的占空比偏斜。
缓冲电路接收器半导体设备

[发明专利]数据驱动电路-CN202010717503.6在审
发明人： 崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2020-07-23 - 公布日： 2021-06-29 - 主分类号： H03K19/00 文献下载
摘要：一种数据驱动电路可以包括触发电路和预驱动器。触发电路可以被配置为阻挡用于发送数据的多个信号路径中的除了与当前选择的驱动强度相对应的信号路径之外的其余信号路径。预驱动器可以被配置为使用根据多个阻抗控制代码确定的阻抗来驱动通过与当前选择的驱动强度相对应的信号路径而发送的数据。
数据驱动电路

[发明专利]缓冲器电路以及具有该缓冲器电路的存储器装置-CN201811306328.0在审
发明人：金东铉;崔恩志;郑尧韩;金宰兴 -专利权人：爱思开海力士有限公司
申请日： 2018-11-05 - 公布日： 2019-10-01 - 主分类号： G06F3/06 文献下载
摘要：缓冲器电路以及具有该缓冲器电路的存储器装置。一种缓冲器电路包括：第一缓冲器，其被配置为在外部电源电压下操作，通过将输入信号与基准电压进行比较来生成第一缓冲器信号和第二缓冲器信号，并且响应于共模反馈电压而控制第一缓冲器信号和第二缓冲器信号的电位电平；第二缓冲器，其被配置为在内部电源电压下操作并响应于第一缓冲器信号和第二缓冲器信号而生成输出信号；以及复制电路，其被配置为将共模反馈电压生成为小于内部电源电压。
缓冲器信号缓冲器电路缓冲器内部电源电压存储器装置共模反馈配置外部电源电压电位电平复制电路基准电压输出信号响应

[发明专利]一种多频段闭合金属环天线及设备-CN201410809805.0在审
发明人：朱玉飞;陈晓;鲁成龙;曾德文;邱磊;金明范;朴熙灿;郑在溶;崔恩志;吴松伊 -专利权人：东莞劲胜精密组件股份有限公司;东莞唯仁电子有限公司
申请日： 2014-12-18 - 公布日： 2015-06-03 - 主分类号： H01Q1/44 文献下载
摘要：一种多频段闭合金属环天线及具有该天线的设备，该天线包括馈电走线、耦合走线以及闭合金属环边框，馈电走线电连接到电路板的馈电点，馈电走线与闭合金属环边框电磁耦合，耦合走线与闭合金属环边框电连接并与馈电走线电磁耦合，所述馈电走线、所述耦合走线、所述闭合金属环边框与电路板之间形成有第一净空区域、第二净空区域和第三净空区域，第一净空区域和第二净空区域分别包括位于电路板的两侧边与闭合金属环边框的对应侧边之间的缝隙，第一净空区域和第二净空区域通过位于电路板的顶边外侧的第三净空区域相连通。该天线能充分利用采用金属边框的移动设备空间，有效拓展天线带宽，提高天线性能，并使天线的带宽具有高度灵活的可调性。
一种频段闭合金属环天线设备

1
共 14 条