“G11C16/10”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1531个，建议您升级VIP下载更多相关专利

[发明专利]存储器系统处的覆写-CN202211053848.1在审
发明人： J·S·帕里;J·S·麦克尼尔;G·卡列洛;K·K·姆奇尔拉;R·巴苏 -专利权人：美光科技公司
申请日： 2022-08-30 - 公布日： 2023-03-03 - 主分类号： G11C16/10 文献下载
摘要：本申请案是针对存储器系统处的覆写。存储器系统可被配置成用新数据覆写存储器阵列的部分，这可与省略擦除操作相关联。举例来说，可根据第一分界配置执行写入操作以将信息存储于存储器阵列的一部分处。存储器系统的一部分接着可确定用不同的或经更新的信息覆写所述存储器阵列的所述部分，这可包含根据第二分界配置执行写入操作。所述第二分界配置可与针对一或多个逻辑状态的不同单元特性相关联，所述不同单元特性例如存储的电荷或其它单元性质的不同分布、不同分界特性、不同写入操作以及其它差异，这可支持执行覆写操作而无需首先执行擦除操作。
存储器系统

[发明专利]存储器子系统中的使用提前高速缓存寄存器释放的快速编程-CN202211055172.X在审
发明人： W·迪·弗朗西斯可;V·莫斯基亚诺;U·西奇利亚尼 -专利权人：美光科技公司
申请日： 2022-08-31 - 公布日： 2023-03-03 - 主分类号： G11C16/10 文献下载
摘要：本申请案涉及存储器子系统中的使用提前高速缓存寄存器释放的快速编程。存储器装置中的控制逻辑启动快速编程操作来将一组存储器单元编程到一组编程电平中的目标编程电平。与所述快速编程操作相关联的一组数据存储于高速缓存寄存器中。在所述快速编程操作的执行期间的第一时间，执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果。比较所述预测结果与阈值电平以确定是否满足一条件。响应于满足所述条件而致使从所述高速缓存寄存器释放所述一组数据。
存储器子系统中的使用提前高速缓存寄存器释放快速编程

[发明专利]执行温度补偿的页缓冲器和包括该页缓冲器的存储器装置-CN202210961110.9在审
发明人：曹溶成;姜奎满;金珉辉;朴一汉;千镇泳 -专利权人：三星电子株式会社
申请日： 2022-08-11 - 公布日： 2023-02-21 - 主分类号： G11C16/10 文献下载
摘要：提供了一种存储器装置和页缓冲器。该存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至存储器单元阵列，并且包括连接至多条位线中的每一条的页缓冲器，页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器包括布置在至少一个第一锁存器与第一感测节点之间的跳闸控制晶体管，并且其中，控制电路还被配置为基于对存储器单元阵列执行的读取操作控制将被提供至跳闸控制晶体管的栅极的跳闸控制电压。跳闸控制电压的电平根据存储器装置的温度而变化。
执行温度补偿缓冲器包括存储器装置

[发明专利]存储器系统和操作该存储器系统的方法-CN202210120390.0在审
发明人：李熙烈 -专利权人：爱思开海力士有限公司
申请日： 2022-02-07 - 公布日： 2023-02-17 - 主分类号： G11C16/10 文献下载
摘要：本公开涉及存储器系统和操作该存储器系统的方法。一种存储器设备包括存储器块、外围电路和控制逻辑。存储器块包括分别连接到多个选择线之中的对应选择线的多个串组。外围电路对存储器块执行数据的编程操作。控制逻辑控制外围电路的编程操作。存储器块连接到第一字线至第n字线。控制逻辑被配置成控制外围电路，以在包括在第一串组中的物理页之中，对连接到第i字线的物理页执行第一编程操作，对连接到第i‑1字线的物理页执行第二编程操作，并且对连接到第i+1字线的物理页执行虚设编程操作。这里，n为等于或大于3的自然数，并且i为大于0并且小于n‑1的自然数。
存储器系统操作方法

[发明专利]半导体存储器装置及其操作方法-CN202210355372.0在审
发明人：李熙烈 -专利权人：爱思开海力士有限公司
申请日： 2022-04-06 - 公布日： 2023-02-17 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及半导体存储器装置及其操作方法。一种半导体存储器装置包括：包括多个串组的存储块、外围电路和控制逻辑。外围电路对存储块中包括的源极选择晶体管执行编程操作。控制逻辑控制外围电路的编程操作。多个串组中的每一个包括至少一个单元串，并且至少一个单元串包括位于与存储器单元相邻的内部源极选择晶体管和位于与公共源极线相邻的外部源极选择晶体管。控制逻辑控制外围电路以对外部源极选择晶体管执行编程操作并且通过ISPP方法来对内部源极选择晶体管执行编程操作。控制逻辑在内部源极选择晶体管的编程操作期间控制外围电路以通过将内部源极选择晶体管划分成至少两组来执行验证操作。
半导体存储器装置及其操作方法

[发明专利]反熔丝型一次编程存储单元及其相关的存储单元阵列结构-CN202210285441.5在审
发明人：陈稐寯;陈俊任;何秉隆;陈信铭 -专利权人：力旺电子股份有限公司
申请日： 2022-03-22 - 公布日： 2023-02-17 - 主分类号： G11C16/10 文献下载
摘要：本发明公开一种反熔丝型一次编程存储单元及其相关的存储单元阵列结构，其中反熔丝型一次编程存储单元包括：一第一选择元件、一第一跟随元件与一第一反熔丝晶体管。该第一选择元件的一第一端连接至一第一位线。该第一选择元件的一第二端连接至一第一节点。该第一选择元件的一选择端连接至一第一字线。该第一跟随元件的一第一端连接至该第一节点。该第一跟随元件的一第二端连接至一第二节点。该第一跟随元件的一第一控制端连接至一第一跟随控制线。该第一反熔丝晶体管的一第一漏/源端连接至该第二节点。该第一反熔丝晶体管的一栅极端连接至一第一反熔丝控制线。该第一反熔丝晶体管的一第二漏/源端为浮接。
反熔丝型一次编程存储单元及其相关阵列结构

[发明专利]读取时延和暂停模式-CN202210931380.5在审
发明人： G·卡列洛 -专利权人：美光科技公司
申请日： 2022-08-04 - 公布日： 2023-02-17 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及读取时延和暂停模式。存储器系统可以与第一组存取操作相关联的第一操作模式操作，所述第一组存取操作包含执行读取操作、执行写入操作和暂停写入操作。所述存储器系统可从主机系统接收切换到第二操作模式的指示，所述第二操作模式与用于基于限制暂停写入操作而执行写入操作的减少时延相关联。举例来说，所述主机系统可传输包含切换到所述第二操作模式的所述指示的命令。在另一实例中，所述主机系统可向所述存储器系统处的寄存器写入包含切换到所述第二操作模式的所述指示的值。基于从所述主机系统接收到所述指示，所述存储器系统可接着根据所述第二操作模式操作。
读取暂停模式

[发明专利]存储器操作完成标记-CN202210954499.4在审
发明人： G·卡列洛;J·S·帕里 -专利权人：美光科技公司
申请日： 2022-08-10 - 公布日： 2023-02-17 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及一种存储器操作完成标记。存储器装置的完成标记可指示至少一个存取操作在所述存储器装置处是否已完成。控制器可轮询所述完成标记，如果所述完成标记指示至少一个存取操作在所述存储器装置处已完成，那么所述控制器可轮询所述存储器装置的状态寄存器，以获得有关所述存储器装置处的一或多个已完成存取操作的额外信息。
存储器操作完成标记

[实用新型]存储芯片装置、数据存储盒及汽车-CN202223049557.3有效
发明人：朱奕晟;陈劲;徐新 -专利权人：上海三利数字技术有限公司
申请日： 2022-11-16 - 公布日： 2023-02-14 - 主分类号： G11C16/10 文献下载
摘要：本实用新型公开了一种存储芯片装置、数据存储盒及汽车。存储芯片装置包括：芯片本体及第一支体，芯片本体设有若干触点，触点用于读取或写入数据；第一支体与芯片本体相连接，第一支体自芯片本体的侧边向外延伸，第一支体远离芯片本体的一端设有金手指，金手指用于读取或写入数据。通过将第一支体连接至芯片本体，从而芯片本体可以通过第一支体与其他部件相连接，便于实现数据的写入或读取。通过将若干触点设置在芯片本体上，并可以利用触点实现数据的写入或读取，当存储芯片装置面临高温或火灾时，即使第一支体被损坏，由于触点设于芯片本体上，远离高温源或着火点，触点能够得到更好地防护，依然可以通过触点实现存储芯片装置数据的读取。
存储芯片装置数据汽车

[发明专利]存储器系统及其操作方法-CN202210397803.X在审
发明人：罗充彦;金相植 -专利权人：爱思开海力士有限公司
申请日： 2022-04-15 - 公布日： 2023-02-10 - 主分类号： G11C16/10 文献下载
摘要：本公开涉及一种存储器系统，该存储器系统包括非易失性存储器装置和控制器。非易失性存储器装置包括存储块，该存储块包括多个存储器单元、联接到第一字线的存储器单元的第一存储器区域以及联接到第二字线的存储器单元的第二存储器区域。控制器对第二存储器区域执行单层单元(SLC)编程操作，并且在完成对第二存储器区域的SLC编程操作之后对第一存储器区域执行精细编程操作。
存储器系统及其操作方法

[发明专利]使用不同格雷码的编程和读取操作以及用于执行这种操作的存储器件-CN202180001107.6有效
发明人：张超;李海波;K·胡;吴运祥 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-31 - 公布日： 2023-02-10 - 主分类号： G11C16/10 文献下载
摘要：提供了一种存储器件。所述存储器件包括：布置成多行的存储单元的阵列；分别耦合到存储单元的多行的多条字线；以及耦合到字线的外围电路。外围电路被配置为：基于读取格雷码和编程格雷码之间的映射关系将第一值转换为第二值，执行编程操作以基于读取格雷码将第二值作为一状态而编程到存储单元中，并且执行读取操作以基于读取格雷码从存储单元中读出将是所述第一值的所述状态。
使用同格编程读取操作以及用于执行这种存储器件

[发明专利]基于管芯生成的脉冲信号的状态轮询-CN202210859113.1在审
发明人： E·N·李;D·斯里尼瓦桑 -专利权人：美光科技公司
申请日： 2022-07-20 - 公布日： 2023-02-03 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及基于管芯生成的脉冲信号的状态轮询。一个存储器系统包含具有多个平面的多个管芯。处理装置耦合到所述管芯并进行控制器操作，所述控制器操作包含接收包括由所述多个管芯的一或多个平面有效化的脉冲的状态指示器信号。响应于接收到所述脉冲，所述处理装置进行以下中的至少一项：由所述多个管芯在轮询延迟期到期时进行的管芯操作的第一状态检查；或响应于检测到所述脉冲被无效化的所述管芯操作的第二状态检查。所述处理装置在所述状态指示器信号保持无效化时终止状态检查的进行。
基于管芯生成脉冲信号状态

[发明专利]单层级单元存储器的混合并行编程-CN202210864087.1在审
发明人： U·西奇利亚尼;V·莫斯基亚诺;W·迪·弗朗西斯可 -专利权人：美光科技公司
申请日： 2022-07-21 - 公布日： 2023-02-03 - 主分类号： G11C16/10 文献下载
摘要：本申请案涉及单层级单元存储器的混合并行编程。存储器装置包含具有高速缓冲寄存器和数据寄存器的页缓冲器、具有配置为单层级单元SLC存储器的存储器单元的子块集的存储器阵列，以及控制逻辑。所述控制逻辑执行包含以下操作的操作：致使SLC数据的第一页存储于所述高速缓冲寄存器中；致使所述SLC数据的所述第一页从所述高速缓冲寄存器移动到第一数据寄存器；致使所述SLC数据的后一页存储于所述高速缓冲寄存器中；致使存储于所述高速缓冲寄存器中的所述SLC数据和存储于所述数据寄存器中的所述SLC数据同时编程到所述子块集，其中所述第一页编程到第一子块且所述后一页编程到后一子块；和致使并行地执行用于编程所述子块集的所述操作的子集。
层级单元存储器混合并行编程

[发明专利]数据保护电路、方法、装置、电子设备及存储介质-CN202211227215.8在审
发明人：雷代军 -专利权人：深圳市广和通无线股份有限公司
申请日： 2022-10-09 - 公布日： 2023-01-20 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及一种数据保护电路、方法、装置、电子设备及存储介质，数据保护电路包括前端供电端口、掉电检测模块与通信模块；通信模块包括中央处理器和存储器；前端供电端口与中央处理器的供电输入端及存储器的供电输入端电连接，前端供电端口还经掉电检测模块与中央处理器的检测引脚电连接；其中，中央处理器与存储器通信连接；中央处理器用于通过检测引脚检测到前端供电端口掉电时，控制存储器停止写入数据。本申请中，直接对数据保护电路中的前端供电端口进行掉电检测，并在检测到前端供电端口掉电时，控制存储器停止写入数据，以使得存储器在其掉电前及时停止写入数据，避免存储器写入数据丢失，保证数据安全。
数据保护电路方法装置电子设备存储介质

[发明专利]三维存储器件和用于增强的页寄存器复位的方法-CN202180001070.7有效
发明人： X·智;A·S·蔡 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-30 - 公布日： 2023-01-20 - 主分类号： G11C16/10 文献下载
摘要：一种具有面的存储器件的编程方法包括：接收编程命令；获得与该编程命令相关联的地址；根据该地址确定面中的第一面；以及使第一面的页寄存器复位而不使面中的一个或多个其余面的一个或多个页寄存器复位。
三维存储器件用于增强寄存器复位方法