“G11C16/10”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1531个，建议您升级VIP下载更多相关专利

[发明专利]用于存储器的程序暂停和恢复的控制方法与控制器-CN202210301825.1在审
发明人：杜智超;王瑜;李海波;姜柯;田野 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-19 - 公布日： 2022-07-15 - 主分类号： G11C16/10 文献下载
摘要：一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。
用于存储器程序暂停恢复控制方法控制器

[发明专利]存储器的编程方法、存储器及存储系统-CN202210316825.9在审
发明人：崔莹;宋雅丽;刘红涛;贾建权 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-28 - 公布日： 2022-07-15 - 主分类号： G11C16/10 文献下载
摘要：本申请实施例公开了一种存储器的编程方法、存储器及存储系统，属于存储技术领域。该方法包括：在对存储器中同一个选择字线所耦合的存储单元行执行目标编程操作时，在目标编程操作的不同编程阶段对应的预充电阶段内，采用不同的预充电方式进行预充电，提高了预充电的灵活性。另外，如果编程阶段后该存储单元行中待编程存储单元达到的编程态越高，该编程阶段中编程干扰越严重。基于此，在本申请实施例中，在编程后编程态较高的编程阶段和编程后编程态较低的编程阶段对应的预充电阶段中分别采用不同的预充电方式，从而使得本申请实施例提供的预充电方式更加适应具体的场景，以提高预充电在抑制编程干扰上的效果。
存储器编程方法存储系统

[发明专利]一种数据读出电路及存储器-CN202210421875.3在审
发明人：不公告发明人 -专利权人：四川创安微电子有限公司
申请日： 2022-04-21 - 公布日： 2022-07-15 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种数据读出电路及存储器，涉及OTP一次性可编程存储器技术领域。所述数据读出电路包括比较基准电路和放大器电路，所述比较基准电路连接放大器电路，所述放大器电路还接入多个存储单元；所述放大器电路，用于依次读入多个存储单元中的数据，并依次和所述比较基准电路中的基准信号进行比较，不仅实现OTP正常功能读出，同时还实现E‑fuse模式下编程不足、I‑fuse编程过度情况下的数据读出。本发明可以允许保险丝电阻很大范围的变化，只要最终电阻能够大于参考电阻都能正常读出数据；本发明提高了OTP的可靠性，使得编程写入数据变得可靠。
一种数据读出电路存储器

[发明专利]面向忆阻器阵列的高效编程方法-CN202210200292.8在审
发明人：张清天;王子乔;吴华强;高滨;唐建石;钱鹤 -专利权人：清华大学
申请日： 2022-03-02 - 公布日： 2022-07-12 - 主分类号： G11C16/10 文献下载
摘要：本发明提出一种面向忆阻器阵列的高效编程方法，其中包括以下步骤：S1：获取多组标准电压，并计算所述标准电压对应的标准电流；S2：随机为忆阻器阵列输入一组标准电压，并读出忆阻器阵列对应的各列输出电流；S3：重复步骤S2K次，获取K组更新数据，根据K组更新数据计算忆阻器阵列中各个忆阻器电导值的更新方向；其中，K为预设次数，更新数据包括标准电压及其对应的标准电流、输出电流；S4：按照所述更新方向对所述忆阻器阵列中各个忆阻器进行并行更新操作；S5：重复步骤S2‑S4，直至所述多组标准电压使用完毕；S6：重复步骤S1‑S5多次，直至完成忆阻器阵列的编程过程。本发明提出的按阵列进行并行编程的方法，提高了对忆阻器阵列编程效率。
面向忆阻器阵列高效编程方法

[发明专利]半导体存储器设备和操作该半导体存储器设备的方法-CN202110856655.9在审
发明人：林侊敃;李熙烈 -专利权人：爱思开海力士有限公司
申请日： 2021-07-28 - 公布日： 2022-07-08 - 主分类号： G11C16/10 文献下载
摘要：一种半导体存储器设备和操作该半导体存储器设备的方法，包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括耦合到共用源极线的多个存储器块。外围电路对从存储器块之中选择的存储器块执行编程操作。控制逻辑控制外围电路的编程操作。存储器块分别耦合到对应的源极选择线。编程操作包括多个编程循环，每个编程循环包括通道预充电操作。在通道预充电操作期间，控制逻辑控制外围电路，使得：共用源极线浮置，并且与存储器块之中的未被选择的存储器块耦合的源极选择线的电压增加。
半导体存储器设备操作方法

[发明专利]用于非易失性存储器结构的使用可变跨步电压(DVPGM)的两阶段编程-CN202110649096.4在审
发明人： S·伊斯兰;M·马苏杜扎曼;R·库马尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-10 - 公布日： 2022-07-08 - 主分类号： G11C16/10 文献下载
摘要：一种用于通过四页数据对非易失性存储器结构进行编程的方法，其中所述方法包括：在第一阶段中，选择MLC NAND型存储器单元的片段的四个可编程状态；在第一跨步电压电平下通过四页数据中的两页对所述四个可编程状态中的至少第一个进行编程；在对所述四个可编程状态中的至少两个相邻可编程状态进行编程之间，针对单编程脉冲且根据预定量值将所述第一跨步电压电平增加到第二跨步电压电平；以及在所述第一跨步电压电平下对所述至少两个相邻可编程状态中的后者进行编程。
用于非易失性存储器结构使用可变跨步电压 dvpgm 阶段编程

[发明专利]存储装置及其操作方法-CN202110463976.2在审
发明人：陈汉松;黄建福 -专利权人：旺宏电子股份有限公司
申请日： 2021-04-27 - 公布日： 2022-07-08 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种存储装置及其操作方法，其中，该存储装置具有多个存储单元区块与多条位线，每一区块包含一组字线与一组NAND串列。多个存储单元区块中的每一区块具有多个子区块，每一子区块包含被选取区块的一组NAND串列的不同的子集和个别子区块串列选择线。控制电路被配置以执行编程操作，编程操作包含施加预充电压电平的字线电压与串列选择线电压以使被选取区块中的一组NAND串列预充电，接着降低该区块的所有区块串列选择线的栅极电压，且接着降低该组字线的字线电压。然后，在被选取子区块中的存储单元的编程被执行。
存储装置及其操作方法

[发明专利]包括非易失性存储器设备的存储设备及操作其的方法-CN202111192474.7在审
发明人：徐荣德;金真怜;朴世桓;申东旻;姜宇现;吴信镐 -专利权人：三星电子株式会社
申请日： 2021-10-13 - 公布日： 2022-07-08 - 主分类号： G11C16/10 文献下载
摘要：提供了一种操作非易失性存储器设备的方法。该方法包括：将设置在非易失性存储器设备中的多个存储器块中的存储器块划分为多个保留组；生成包括与多个保留组对应的多个擦除编程间隔(EPI)值的时间差信息；生成包括与多个默认读取电压和多个纠正的读取电压之间的差对应的多个偏移值的偏移信息；基于偏移信息和时间差信息生成与读取地址对应的补偿的读取电压；和基于读取地址和补偿的读取电压执行读取操作以从非易失性存储器设备读取数据。
包括非易失性存储器设备存储操作方法

[发明专利]存储器编程方法及系统-CN202210228915.2在审
发明人：闵园园;黄莹;刘红涛;蒋颂敏 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-10 - 公布日： 2022-07-08 - 主分类号： G11C16/10 文献下载
摘要：本申请提供了一种存储器及其编程方法，存储器包括多个存储单元，所述方法包括：对多个存储单元进行第一级编程，使多个存储单元中的第一部分存储单元和第二部分存储单元分别处于第一存储态和第二存储态；对第二部分存储单元进行第二级编程；以及响应于完成对第二部分存储单元的第二级编程，执行对第一部分存储单元的第二级编程，其中，处于第一存储态的第一部分存储单元的阈值电压小于所述第二存储态的第二部分存储单元的阈值电压。
存储器编程方法系统

[发明专利]存储系统、三维存储器及其编程方法-CN202210329926.X在审
发明人：蒋颂敏;刘红涛;黄莹;闵园园;关蕾 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-28 - 公布日： 2022-07-05 - 主分类号： G11C16/10 文献下载
摘要：本公开的实施方式涉及三维存储器及其编程方法。本公开的实施方式还涉及三维存储器系统。根据本公开实施方式的三维存储器的编程方法，该三维存储器包括第一存储串，第一存储串包括多个存储单元，该编程方法包括：响应于多个存储单元中的第一末尾存储单元待存储数据、且与第一末尾存储单元相邻的第一邻近存储单元空置，对第一末尾存储单元施加第一编程电压；以及对第一邻近存储单元施加第一编程电压。
存储系统三维存储器及其编程方法

[发明专利]存储器单元感测-CN202111612792.4在审
发明人： C·H·萧;H·T·阮 -专利权人：美光科技公司
申请日： 2021-12-27 - 公布日： 2022-07-01 - 主分类号： G11C16/10 文献下载
摘要：本申请案涉及存储器单元感测。感测装置可包含：第一电压节点，其经配置以接收第一电压电平；第二电压节点，其经配置以接收低于所述第一电压电平的第二电压电平；p型场效应晶体管pFET，其选择性地连接到数据线；以及感测节点，其选择性地连接到所述pFET。所述pFET可连接于所述第一电压节点与所述数据线之间、所述第二电压节点与所述数据线之间以及所述第一电压节点与所述数据线之间。存储器可具有经配置以致使所述存储器使用类似感测装置确定存储器单元是否具有预期阈值电压的控制器。
存储器单元

[发明专利]具有动态编程验证电平的存储器装置-CN202111622421.4在审
发明人： A·夏尔马 -专利权人：美光科技公司
申请日： 2021-12-28 - 公布日： 2022-07-01 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及具有动态编程验证电平的存储器装置。存储器装置可包含存储器单元阵列和配置成存取所述存储器单元阵列的控制器。所述控制器可感测选定存储器单元的第一阈值电压。响应于所述经感测第一阈值电压在第一预编程验证电平和第一编程验证电平之间，所述控制器可将所述选定存储器单元偏置用于SSPC编程。所述第一预编程验证电平可小于最终预编程验证电平，且所述第一编程验证电平可小于最终编程验证电平。响应于所述经感测第一阈值电压小于所述第一预编程验证电平，所述控制器可将所述选定存储器单元偏置用于非SSPC编程。响应于所述经感测第一阈值电压大于所述第一编程验证电平，所述控制器可禁止所述选定存储器单元进行编程。
具有动态编程验证电平存储器装置

[发明专利]用于暂时中止和恢复操作的存储器装置-CN202111635918.X在审
发明人： U·西奇利亚尼;F·蒙泰穆罗;E·N·李;D·斯里尼瓦桑 -专利权人：美光科技公司
申请日： 2021-12-29 - 公布日： 2022-07-01 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及用于暂时中止和恢复操作的存储器装置。存储器装置可包含存储器单元阵列和配置成存取所述存储器单元阵列的控制器。所述控制器可进一步配置成：接收进行擦除操作的命令；和响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行。所述控制器可进一步配置成：在执行所述擦除操作时，接收进行编程操作的命令；响应于进行所述编程操作的所述命令，暂时中止所述擦除操作的所述执行；和在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
用于暂时中止恢复操作存储器装置

[发明专利]用于暂时中止和恢复操作的存储器装置-CN202111638159.2在审
发明人： U·西奇利亚尼;F·蒙泰穆罗 -专利权人：美光科技公司
申请日： 2021-12-29 - 公布日： 2022-07-01 - 主分类号： G11C16/10 文献下载
摘要：本公开涉及用于暂时中止和恢复操作的存储器装置。存储器装置可包含存储器单元阵列和配置成存取所述存储器单元阵列的控制器。所述控制器可进一步配置成：接收进行编程操作的命令；和响应于进行所述编程操作的所述命令，开始所述编程操作的执行。所述控制器可进一步配置成：在执行所述编程操作时，接收进行读取操作的命令；响应于进行所述读取操作的所述命令，暂时中止所述编程操作的所述执行；和在所述编程操作的所述执行暂时中止的情况下，执行所述读取操作。
用于暂时中止恢复操作存储器装置

[发明专利]用于非易失性存储器结构的三值编程机制-CN202110651275.1在审
发明人：野瀬圭司;矢部纮贵;鹿野真弘;藤田由纪 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-10 - 公布日： 2022-07-01 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种用于对非易失性存储器系统的存储器阵列中的三页用户数据进行编程的方法，包括：将用户数据的每个三位值数据模式转换成一对代表性两位数据值；同时用一对代表性两位数据值中的第一者对两个单态存储器单元进行编程，其中两个单态存储器单元沿着两个存储器单元串的第一公共字线定位；以及同时用一对代表性两位数据值中的第二者对两个单态存储器单元进行编程，其中两个单态存储器单元沿着两个存储器单元串的第二公共字线定位。
用于非易失性存储器结构编程机制