“G11C16/10”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1531个，建议您升级VIP下载更多相关专利

[发明专利]存储信息的方法、解码方法和非易失性存储器-CN202310020837.1在审
发明人： A·托马索尼;F·E·C·迪塞格尼;M·卡里希米;D·洛·亚科诺 -专利权人：意法半导体股份有限公司
申请日： 2023-01-06 - 公布日： 2023-07-11 - 主分类号： G11C16/10 文献下载
摘要：本公开的各实施例涉及存储信息的方法、解码方法和非易失性存储器。本公开涉及一种用于以编解码方式将信息存储在非易失性存储器单元中的方法。该方法包括：提供非易失性存储器的非易失性存储器单元组。该存储器单元属于如下类型：所存储的逻辑状态能够为逻辑高或逻辑低，能够通过向单元施加电流而被改变，并且该存储器单元中的状态通过读取由该单元提供的电流而被读取。该非易失性存储器单元组包括大于二的所确定的数量的非易失性存储器单元。该非易失性存储器单元组存储由根据给定顺序而获得的该组中的该单元的所存储的状态的值形成的码字。在给定可由组中的所确定的数量的非易失性存储器单元中的所存储的值获得的码字集的情况下，该方法包括：将该信息存储在该码字集中的至少两个子集中，该子集分别包括至少一个码字。相同子集中的每个码字具有相同汉明权重。属于一个子集的每个码字相对于属于另一子集的每个码字具有等于或大于二的汉明距离。
存储信息方法解码非易失性存储器

[发明专利]存储器装置及其操作方法-CN201810966837.X有效
发明人：白侊虎;李宗勋 -专利权人：爱思开海力士有限公司
申请日： 2018-08-23 - 公布日： 2023-07-07 - 主分类号： G11C16/10 文献下载
摘要：存储器装置及其操作方法。一种操作具有改进的选择晶体管的阈值电压分布的存储器装置的方法，该存储器装置包括多个单元串，所述多个单元串各自包括在垂直方向上层叠到基板的多个源极选择晶体管、多个存储器单元和多个漏极选择晶体管，该方法包括以下步骤：执行使用固定的编程电压对所述多个源极选择晶体管当中的与和公共源极线相邻的第一源极选择线联接的至少一个源极选择晶体管进行编程的第一编程操作；以及在完成所述第一编程操作之后，执行使用递增步进脉冲编程(ISPP)方法对所述多个源极选择晶体管当中的与和所述第一源极选择线相邻的第二源极选择线联接的至少一个源极选择晶体管进行编程的第二编程操作。
存储器装置及其操作方法

[发明专利]数据通路接口电路、存储器和存储系统-CN202011006722.X有效
发明人：冀康灵 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-23 - 公布日： 2023-07-07 - 主分类号： G11C16/10 文献下载
摘要：本申请实施例涉及一种数据通路接口电路、存储器和存储系统，数据通路接口电路包括：写通路模块，分别与内部端口和外部端口连接，用于从外部端口向内部端口传输存储数据；读通路模块，分别与内部端口和外部端口连接，用于从内部端口向外部端口传输存储数据；第一延迟模块，分别与外部端口和内部端口连接，用于从外部端口或内部端口获取存储数据，对存储数据进行延迟处理，并将处理后的存储数据传输至写通路模块和/或读通路模块；延迟控制模块，与第一延迟模块连接，用于接收外部输入的信号指令，并根据信号指令控制第一延迟模块执行延迟处理的延迟时间。通过对接收到的存储数据进行延迟处理，实现了传输同步性更好的数据通路接口电路。
数据通路接口电路存储器存储系统

[发明专利]非易失性存储器装置和非易失性存储器的编程方法-CN202210966737.3在审
发明人：杨永辉;张俊锡 -专利权人：三星电子株式会社
申请日： 2022-08-12 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：提供一种非易失性存储器装置和非易失性存储器装置的编程方法。非易失性存储器装置包括至少一个存储器块和控制电路。至少一个存储器块包括被划分为在竖直方向设置的多个堆叠件的多个单元串，并且多个堆叠件中的每个堆叠件包括至少一条伪字线。控制电路通过在编程执行时段期间将编程电压施加至多个单元串的选择的字线，并且通过在编程执行时段期间降低施加至多个堆叠件中的至少一个上堆叠件的至少一条伪字线的伪电压的电压电平，来控制编程操作。至少一个上堆叠件在竖直方向上设置在比选择的堆叠件高的位置处，并且来自多个堆叠件中的选择的堆叠件包括选择的字线。
非易失性存储器装置编程方法

[发明专利]用于原子写入操作的技术-CN202211688570.5在审
发明人：卢卡·波尔齐奥;C·M·于伦斯科格;D·米诺波力 -专利权人：美光科技公司
申请日： 2022-12-27 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：本申请涉及用于原子写入操作的技术。一种存储器系统可确定用于原子写入操作的页集，其中与写入命令相关联的数据链接在一起以用于写入到非易失性存储器。所述存储器系统可将指示所述页集与所述原子写入操作相关联的元数据写入到所述非易失性存储器。基于所述元数据，所述存储器系统可确定所述页集中的每一页是否已写有用于所述原子写入操作的数据。所述存储器系统接着可基于确定所述页集中的每一页是否已写有用于所述原子写入操作的所述数据而将所述原子写入操作的完成状态的指示传送到主机系统。
用于原子写入操作技术

[发明专利]一种融合忆阻器的CMOS感存算一体电路结构-CN202011528529.2有效
发明人：胡绍刚;张宗镒;周桐;于奇;刘洋 -专利权人：电子科技大学
申请日： 2020-12-22 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：本发明属于图像传感技术与集成电路技术领域，具体涉及一种融合忆阻器的CMOS感存算一体电路结构。本发明主要包括CMOS有源像素单元模块、忆阻器存储模块、编写/擦除电路模块、求和运算电路模块、行驱动和列驱动电路模块。所述一种融合忆阻器的CMOS感存算一体电路结构用于实现在单片上集成传感电路与存算一体电路，并对传感电路采集的数据进行处理和运算，该方案可用于图像识别、图像处理等领域。相比于传统的存内计算电路，该融合忆阻器的CMOS感存算一体电路结构利用CMOS有源像素结构实现传感，并融合忆阻器作为存储与计算的单元，将传感与存内计算融为一体，能够极大地提高电路对传感数据的运算速度，且集成度高、结构简单、功耗低。
一种融合忆阻器 cmos 感存算一体电路结构

[发明专利]闪存编程操作方法和操作电路-CN202010892461.X有效
发明人：黄明永 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-08-31 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：本申请设计存储器领域，具体涉及一种闪存编程操作方法和操作电路。其中。方法包括：向存储单元的位线提供脉冲序列信号，脉冲序列信号包括：在时域上依次交替的高电平期间和低电平期间；在编程许可信号的控制下，使得存储单元，在脉冲序列信号的一段高电平期间，根据编程输入数据进行编程操作；在脉冲序列信号的一段低电平期间，使得存储单元进行读检测操作；读检测操作包括：读出存储单元中存储的数据，比较在低电平期间读出的数据与编程输入数据是否一致；若一致，停止编程操作；否则，使得存储单元，在下一段高电平期间，再一次根据编程输入数据进行编程操作，并在随后的低电平期间进行读检测操作。其中，电路用于执行上述方法。
闪存编程操作方法操作电路

[发明专利]存储器系统中的工作负载预测及其方法-CN201910235476.6有效
发明人：阿利克斯·查奈维希;斯阿赫·扎里瓦卡 -专利权人：爱思开海力士有限公司
申请日： 2019-03-27 - 公布日： 2023-06-30 - 主分类号： G11C16/10 文献下载
摘要：本发明提供了一种用于预测命令的系统和方法。存储器系统的控制器包括：接收器，顺序地接收多个窗口中的用于存储器装置的多个命令；以及控制部件，包括有限状态机，该有限状态机基于多个窗口的特性来训练多组状态，并且基于多组状态来预测在多个窗口之中的最后窗口之后的下一窗口中的、待被接收的下一命令的特性。
存储器系统中的工作负载预测及其方法

[发明专利]非易失性半导体存储设备-CN202211651687.6在审
发明人：铃木润一 -专利权人：瑞萨电子株式会社
申请日： 2022-12-21 - 公布日： 2023-06-27 - 主分类号： G11C16/10 文献下载
摘要：本公开涉及非易失性半导体。存储设备在n个第一感测放大器的n个双单元中的每个双单元中，在两个存储器单元的数据读出状态下，在电源线和具有小单元电流或大单元电流的一个存储器单元之间形成电流路径。第二感测放大器基于作为n个第一感测放大器的电流之和的流过电源线的验证电流来生成擦除验证信息，其指示n个双单元的存储器单元中的所有存储数据是否处于相同电平的擦除状态。
非易失性半导体存储设备

[发明专利]管理开放翻译单元的编程-CN202211665171.7在审
发明人：郎慕蓉;周振明;黄健;谢廷俊;J·朱;N·P·加内什·拉奥;S·齐德日茨 -专利权人：美光科技公司
申请日： 2022-12-23 - 公布日： 2023-06-27 - 主分类号： G11C16/10 文献下载
摘要：本公开涉及管理开放翻译单元的编程。对可由第一字线WL寻址的第一存储器单元集进行编程操作，其中所述第一存储器单元集包括存储器单元的开放翻译单元TU。确定包括所述开放TU的第二存储器单元集处于粗略编程状态，其中所述第二存储器单元集可由第二WL寻址。响应于确定所述第二存储器单元集满足阈值准则，将与所述第二WL相关联的编程状态校验电平减小校验电平偏移量。将与所述开放TU的每一WL相关联的编程状态栅极步长减小预定义值。使用所述减小的编程状态校验电平和所述减小的编程状态栅极步长对所述第二存储器单元集进行编程操作。
管理开放翻译单元编程

[发明专利]存储装置和操作存储装置的方法-CN202211052693.X在审
发明人：吴银珠;昔浚荣;宋英杰 -专利权人：三星电子株式会社
申请日： 2022-08-31 - 公布日： 2023-06-27 - 主分类号： G11C16/10 文献下载
摘要：提供了存储装置和操作存储装置的方法。所述存储装置包括非易失性存储器装置和用于控制非易失性存储器装置的操作的存储控制器。存储控制器将与将要被编程的数据相关的编程操作分配为第一编程操作和第二编程操作中的一个，控制非易失性存储器装置对第一存储器块执行第一编程操作、并对至少一个第二存储器块执行第二编程操作，并且控制非易失性存储器装置选择对处于擦除状态的第三存储器块的第一编程操作和对第二存储器块的第二编程操作中的一个、并在对第一存储器块的第一编程操作被完成之后执行选择的编程操作。
存储装置操作方法

[发明专利]在非易失性存储器中重编程数据的方法和编程数据的方法-CN202211223298.3在审
发明人：昔浚荣;宋英杰;吴银珠 -专利权人：三星电子株式会社
申请日： 2022-10-08 - 公布日： 2023-06-27 - 主分类号： G11C16/10 文献下载
摘要：公开了在非易失性存储器中重编程数据的方法和编程数据的方法。在一种在非易失性存储器装置中对数据进行重编程的方法中，所述非易失性存储器装置包括多个页，所述多个页中的每个页包括多个存储器单元，从编程在所述多个页中的多个页数据之中读取编程在第一页中的第一页数据。所述多个页数据具有包括多个状态的阈值电压分布。对第一页数据执行纠错码(ECC)解码。基于对第一页数据执行ECC解码的结果和重编程电压，对包括在第一页数据中的多个位之中的发生错误的目标位选择性地执行重编程操作。目标位与所述多个状态之中的第一状态对应。重编程电压的电压电平被适应性地改变。
非易失性存储器编程数据方法

[发明专利]一种可变编程次数的多次可编程存储器-CN201911337288.0有效
发明人：王少龙;李弦;张露涛;王志刚 -专利权人：珠海创飞芯科技有限公司
申请日： 2019-12-23 - 公布日： 2023-06-27 - 主分类号： G11C16/10 文献下载
摘要：本申请公开了一种可变编程次数的多次可编程存储器，所述可变编程次数的多次可编程存储器利用状态寄存器电路记录多个存储器阵列的状态信息，以使用户可以通过所述多个存储器阵列的状态信息，了解多个存储器阵列的编程次数信息以及冗余存储器阵列的使用信息，从而可以根据实际情况对冗余存储器阵列进行编程操作或修复操作或读操作的目的，使得冗余存储器阵列在主存储器阵列编程成功后仍然可以进行编程操作，进而使得该多次可编程存储器的编程次数可控，避免了在主存储器阵列编程成功后，无法在冗余存储器阵列中进行数据存储的情况，避免了冗余存储器阵列的浪费。
一种可变编程次数多次可编程存储器

[发明专利]一种提高Flash读写效率和寿命的方法-CN202310369498.8在审
发明人：李标;刘崇山;马建峰;李康迅;罗子辉;黄攀 -专利权人：广东通宇通讯股份有限公司
申请日： 2023-04-07 - 公布日： 2023-06-23 - 主分类号： G11C16/10 文献下载
摘要：本公开提供了一种提高Flash读写效率和寿命的方法，涉及储存芯片技术领域。方法包括：接收微控制器传输的指令值；遍历查找Flash存储器中值有效标志位状态为0的储存单元；从有效标志位状态为0的储存单元开始，找到记载的最新值；判断当前Flash Page空间是否饱和，若是，则开辟新的Flash Page空间，并将当前Flash Page空间擦除，然后将指令值写入最新值末尾，若否，则直接将指令值最新值末尾，每次更新，只要指令值写入最新值末尾，旧值不变，每次更新在都在最后面更新，这样整页写完之后，再开辟新的Flash Page空间，并将当前Flash Page空间擦除，这样不用写入一次将整页擦除再写入一次，写入效率高了，且使用寿命也可以满足要求。
一种提高 flash 读写效率寿命方法

[发明专利]QLC SSD写入方法、装置、计算机设备及存储介质-CN202310450225.6在审
发明人：王猛;徐伟华;罗宗扬;李建 -专利权人：苏州忆联信息系统有限公司
申请日： 2023-04-24 - 公布日： 2023-06-23 - 主分类号： G11C16/10 文献下载
摘要：本发明实施例公开了QLC SSD写入方法、装置、计算机设备及存储介质。所述方法包括：设置QLC WL数据缓冲区；当SSD处于QLC写入时，若所读取的源数据所处的可独立并发操作的单元被阻塞时，生成源数据所处的可独立并发操作的单元挂起操作的命令；使用所述QLC WL数据缓冲区读取对应数据；当源数据所处的可独立并发操作的单元的操作处于被挂起状态时，恢复源数据所处的可独立并发操作的单元被挂起的操作；将所读取的源数据写入到目的可独立并发操作的单元的QLC物理块中。通过实施本发明实施例的方法可实现优化QLC的写入流程，进而降低SSD的内存成本。
qlc ssd 写入方法装置计算机设备存储介质