[发明专利]超结器件及其制造方法

说明书

本发明公开了一种超结器件，超结结构的PN柱交替排列在N型外延层上，N型外延层形成于半导体衬底上，漏区是在将半导体衬底进行背面减薄完全去除后通过N型离子注入形成于N型外延层背面，使漏区形成一个方便通过离子注入来调节厚度和掺杂浓度的结构，漏区的掺杂浓度在保证能和漏极的金属形成欧姆接触的条件下，通过降低漏区的掺杂浓度或厚度来减少由P型阱和N型外延层之间形成的体二极管在正向导通时的电子注入从而降低器件的Irrm。本发明公开了一种超结器件的制造方法。本发明能减小器件的Irrm，还能同时提高器件的导热性能以及降低对半导体衬底的要求以及能防止半导体衬底的杂质的自扩散对N型外延层的不利影响。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种超结(superjunction)器件的制造方法。

背景技术

超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。

现有超结器件中，在电流流动区中，有交替排列的P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个栅极结构如多晶硅栅，该多晶硅栅可以部分覆盖周边的P柱，也可以不覆盖，每个P柱的上方有一个P型阱(P Well)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。

在电流流动区和承受电压的终端区域之间，存在一个过渡区，过渡区中有一个和电流流动区的P型阱相连的P型环区域，该P型环区域上有接触孔，接触孔之下也有一个高浓度的P+接触区；因此P型环，通过P+接触区域、P型环区域的接触孔、正面金属层即源极、器件电流流动区的源区上接触孔和源区接触孔底部的P+接触区实现和器件的源区以及器件流动区中的P型阱相连接。终端区用于在横向上承受源区和漏区之间的电压，在一般的超结MOSFET器件中，该终端区主要由交替排列的P-N柱构成，或者在交替排列的P-N柱之外侧，还有一个N+截止区。这个交替排列的P-N区在源区和漏区之间加反向偏置时，其中的载流子互相耗尽，形成一个耗尽区用于承受这个横向电压。为了提高器件的竞争能力，需要采用最小的终端尺寸，这样P-N柱的横向电场强度就会加大，从而使得器件终端的设计更加重要。

现有技术中，交替的P-N柱即超结结构是置于一个高浓度的N型半导体衬底如硅衬底上，这个N型半导体衬底一般的掺砷或掺磷，其电阻率一般在0.001欧·厘米～0.003欧·厘米，其掺杂浓度在2.2E19cm^-3～7.4E19cm^-3。这个N型半导体衬底和P-N柱之间一般具有一个N型外延层作为缓冲层，这个缓冲层和N型柱中心的杂质浓度一致或者接近，只是由于高浓度的N型衬底的杂质在高温下的扩散而形成了杂质浓度较高。现有的超结器件中，由器件沟道区和漂移区形成的体二级管具有比较大的反向恢复电流，使得器件在半桥或全桥电路的应用中，会造成较大的能耗，并且可能在回路中带来电流和电压的长时间震荡，从而影响电路的稳定工作。

发明内容

本发明所要解决的技术问题是提供一种超结器件，能减小器件的最大反向恢复电流(Irrm)。为此，本发明还提供一种超结器件的制造方法。

为解决上述技术问题，本发明提供的超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于，包括：

N型外延层，形成于半导体衬底表面。