[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层上形成第二鳍部；去除至少部分第一鳍部，所述开口底部表面低于所述第二鳍部底部表面。所述衬底与第二鳍部不接触，则所述第二鳍部中的载流子不容易扩散进入基底中，因此，能够减小所形成半导体结构的漏电流。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成第一鳍部，栅极覆盖原始第一鳍部的顶部和侧壁，从而使反型层形成在沟道各侧上，可于第一鳍部的多侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的漏电流。

然而，现有技术所形成的半导体结构的漏电流仍较大。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够减小所形成半导体结构的漏电流。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部侧壁，且所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层暴露出的第一鳍部侧壁表面形成第二鳍部，所述第二鳍部位于所述第一隔离层上；形成所述第二鳍部之后，去除部分或全部第一鳍部形成开口，所述开口底部表面低于所述第二鳍部底部表面。

可选的，所述支撑结构还包括：位于所述第一鳍部上的掩膜层；形成第一隔离层之后，去除部分或全部第一鳍部之前，所述形成方法还包括：去除所述掩膜层。

可选的，形成所述基底和支撑结构的步骤包括：提供初始基底；在所述初始基底上形成图形化的掩膜层；以所述掩膜层为掩膜对所述初始基底进行刻蚀，形成基底和位于所述基底上的第一鳍部。

可选的，形成所述掩膜层的步骤包括：在所述初始基底上形成初始掩膜层；在所述初始掩膜层上形成图形化的图形层，以所述图形层为掩膜对所述初始掩膜层和初始基底进行刻蚀，形成基底、位于所述基底上的第一鳍部以及位于所述第一鳍部上的掩膜层；形成所述图形层的步骤包括：在所述初始掩膜层上形成多个分立的核心层；在所述核心层侧壁表面形成图形层；形成所述图形层之后，去除所述核心层。

可选的，所述掩膜层的厚度为10nm～60nm；所述第一鳍部的高度为10nm～70nm。

可选的，所述第二鳍部的材料为硅、锗、硅锗或碳化硅。

可选的，形成第二鳍部的工艺包括化学气相沉积外延工艺或固相外延工艺。

可选的，形成所述第二鳍部之后，还包括：在所述第二鳍部上形成保护层，所述保护层的材料与所述第一鳍部的材料不相同，且所述保护层的材料与所述第二鳍部的材料不相同；去除部分或全部第一鳍部之后，还包括：去除所述保护层。

可选的，所述保护层的材料为无定型碳、氮化硅或氧化硅。

可选的，所述第二鳍部顶部表面低于所述支撑结构顶部表面；形成所述保护层的步骤包括：在所述第二鳍部和所述支撑结构顶部形成初始保护层；对所述初始保护层进行平坦化处理至暴露出所述支撑结构顶部表面。