[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了半导体器件及其制造方法。该半导体器件包括半导体衬底和堆叠的电容器。该堆叠的电容器位于半导体衬底上方。该堆叠的电容器包括下电极板、上电极板、介电层、覆盖层、第一接触通孔和第二接触通孔。下电极板位于半导体衬底上方。上电极板位于下电极板上方。介电层位于下电极板和上电极板之间。覆盖层位于上电极板上方。第一接触通孔穿过所述覆盖层、所述上电极板和所述介电层，并且电连接至所述下电极板，其中，所述第一接触通孔与所述上电极板电性隔离；以及第二接触通孔电连接至所述上电极板。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其制造方法。

背景技术

电容结构用作集成电路(诸如，逻辑器件、CMOS图像传感器(CIS)、射频集成电路(RFIC)、单片微波集成电路(MMIC)等)中的电子元件。例如，电容结构包括金属-氧化物-半导体(MOS)电容器、p-n结电容器和金属-绝缘体-金属(MIM)电容器。对于某些应用，MIM电容器可以优于MOS和p-n结电容器，因为MOS和p-n结电容器的频率特性可能受到形成在半导体电极中的耗尽层的限制。MIM电容器可以呈现改进的频率和温度特性。

MIM电容器包括设置在下电极板和上电极板之间的介电层。在按比例缩小尺寸的过程中，期望的电容密度通常随着集成电路密度的增加而增加。然而，由于用于电连接每个电极板的接触通孔所导致的面积损耗，因此电容密度不能简单通过堆叠更多电极板来增加。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：半导体衬底；以及堆叠的电容器，位于所述半导体衬底上方，所述堆叠的电容器包括：下电极板，位于所述半导体衬底上方；上电极板，位于所述下电极板上方；介电层，位于所述下电极板和所述上电极板之间；覆盖层，位于所述上电极板上方；第一接触通孔，穿过所述覆盖层、所述上电极板和所述介电层，并且电连接至所述下电极板，其中，所述第一接触通孔与所述上电极板电性隔离；以及第二接触通孔，电连接至所述上电极板。

根据本发明的另一方面，提供了一种半导体器件，包括：半导体衬底；以及堆叠的电容器，位于所述半导体衬底上方，所述堆叠的电容器包括：下电极板，位于所述半导体衬底上方；上电极板，位于所述下电极板上方；中间电极板，位于所述下电极板和所述上电极板之间；第一介电层，位于所述下电极板和所述中间电极板之间；第二介电层，位于所述中间电极板和所述上电极板之间；覆盖层，位于所述上电极板上方；第一通孔，穿过所述覆盖层、所述上电极板、所述第二介电层、所述中间电极板和所述第一介电层，所述第一通孔部分地暴露所述下电极板；第二通孔，穿过所述覆盖层、所述上电极板和所述第二介电层，所述第二通孔部分地暴露所述中间电极板；和第三通孔，穿过所述覆盖层，所述第三通孔部分地暴露所述上电极板。

根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：在半导体衬底上方依次形成第一导电层、第一介电层、第二导电层、第二介电层、第三导电层和覆盖层；以及形成延伸穿过所述覆盖层、所述第三导电层、所述第二介电层、所述第二导电层和所述第一介电层的第一通孔以暴露所述第一导电层，形成延伸穿过所述覆盖层、所述第三导电层和所述第二介电层的第二通孔以暴露所述第二导电层以及形成延伸穿过所述覆盖层的第三通孔以暴露所述第三导电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的一些实施例的示出用于形成堆叠的电容器的方法的流程图。

图2A、图2B、图2C、图2D、图2E、图2F和图2G是根据本发明的一些实施例的处于制造半导体器件的各个操作的一个的截面图。

图2H是根据本发明的一些实施例的半导体器件的顶视图。