[发明专利]一种具有双层绝缘层结构的抗总剂量辐照的VDMOS器件

说明书

技术领域

本发明涉及功率半导体器件技术领域，具体涉及一种具有双层绝缘层结构的抗总剂量辐照的VDMOS器件。

背景技术

功率VDMOS是垂直导电的双扩散功率器件，其兼有双极晶体管和MOS晶体管的优点，具有输入阻抗高、驱动功率低、开关速度快、热稳定性好等特点，使其在航空、航天等极端复杂的环境下应用越来越广泛。但是无法避免的在宇宙空间存在着大量的带电粒子及宇宙射线，它的一些电学特性在辐照环境下会退化，主要表现包括：阈值电压降低、跨到降低、亚阈值电流增大、1/f噪声增大。

VDMOS器件的总剂量辐照效应主要是氧化层内部及界面存在的陷阱在半导体器件受辐照后诱导产生的电荷的俘虏作用，电荷俘虏过程较为复杂。其物理过程可以大概分为以下四步：1、MOSFET器件在受辐射后，其SiO₂氧化层中会有大量的电子-空穴对被激发，通常情况下，电子的运动速度会远远大于空穴的运动速度，因此空穴在氧化层内形成陷阱电荷；2、辐射过程产生的一部分空穴在氧化层内运动时会与某些缺陷反应并释放质子；3、在器件衬底的电子不能隧穿与空穴复合，这部分空穴在界面附近以质子的形式存在，并向Si/SiO₂界面移动，形成陷阱电荷。大量研究结果表明，半导体在受辐射损伤会引起其性能退化甚至失效。在辐射环境下工作的半导体或者集成电路，一般都会碰到各种各样的粒子及光子，它们以不同的路径通过半导体器件或者集成电路，并且以不同方式损伤动能，从而在半导体器件或者集成电路内产生各种类型的辐射损伤。概略得讲，可以将半导体器件的辐射损伤分为电离损伤和位移损伤。

因此，如何提高半导体功率器件的抗辐射能力具有至关重要的意义，抗辐射技术是航天及核领域应用研究的重点。由此可见，对VDMOS器件的辐射效应及抗辐射技术的研究将有助于提高电子元器件的质量和可靠性，因此研究VDMOS器件的辐射效应尤为重要。

发明内容

本发明的目的在于提供一种具有双层绝缘层结构的抗总剂量辐照的VDMOS器件，其是在传统的VDMOS器件基础上，绝缘层采用BPSG并且在上面低压沉积Si₃N₄层(氮化硅绝缘层)，与传统工艺的VDMOS结构相比，通过采用双层的绝缘层可以改善器件在受辐照产生氧化陷阱电荷和界面陷阱电荷的数量，改善了绝缘层和Si接触表面的界面效应。提高了器件的抗辐照能力，扩大了器件的应用领域。

为实现上述目的，本发明所采用的技术方案如下：

一种具有双层绝缘层结构的抗总剂量辐照VDMOS器件，包括衬底、外延层、P-body区、N+源区、栅氧化层、多晶硅栅电极、绝缘层和金属化源极电极，所述多晶硅栅电极与金属化源极电极之间的绝缘层采用Si₃N₄/BPSG双层绝缘层结构。所述氮化硅/BPSG双层绝缘层结构是由与多晶硅栅电极接触的BPSG层以及与金属化源极电极接触的Si₃N₄层复合而成，其中：Si₃N₄层的厚度为90-110nm，BPSG层的厚度为520-580nm。

所述BPSG层是采用化学气相沉积工艺(CVD)在多晶硅栅电极上制备；化学气相沉积工艺过程中：采用的原料气体为SiH₄、O₂、PH₃和B₂H₆，沉积温度为400℃-430℃；沉积后进行回流，回流条件为：回流温度800℃-900℃，回流的高温条件把杂质扩散和各种缺陷减少到最少。

所述Si₃N₄层是采用化学气相沉积工艺(CVD)在BPSG层上沉积，沉积工艺条件为：功率为380w，压强为5Torr，沉积时间10s。

本发明VDMOS器件的金属化源极电极采用的材料为Al，其厚度为2-3.5μm。金属化源极电极上表面沉积钝化层，所述钝化层为Si₃N₄/SiO₂钝化层，其中沉积的Si₃N₄层厚度为540-660nm，SiO₂层的厚度360-440nm。

本发明VDMOS器件的外延片采用的掺杂浓度为2.4Ω·cm，厚度为14μm，为N型衬底、N型外延。

本发明设计机理如下：