[发明专利]晶圆级芯片尺寸封装及其形成方法

说明书

技术领域

本发明涉及封装技术，尤其涉及一种WLCSP(Wafer-Level Chip-Size Package，晶圆级芯片尺寸封装)及其形成方法。

背景技术

使电子产品小、轻和高性能的愿望已经转变为使电子部件小、轻和高性能的愿望。此种愿望已导致各种封装技术连同与半导体设计与制造有关的技术的发展。传统的封装技术例如包括：基于区域阵列及表面黏着(surface-mount)封装的BGA(Ball Grid Array，球栅阵列)、倒装芯片以及CSP(Chip-Size Package，芯片尺寸封装)。

于上述中，CSP是一种亟待开发的能够使得封装与实际的芯片具有大致相同尺寸的封装技术。特别地，在WLCSP中，在晶圆级中进行封装以显著地降低每颗芯片的封装成本。一般地，WLCSP包括：RDL(redistribution layer，重分布层)布线(wiring trace)、用于形成凸块的UBM(Under Bump Metallurgy，凸块下金属)层，以及保护电路的钝化层。

发明内容

有鉴于此，本发明实施例提供了一种晶圆级芯片尺寸封装及其形成方法，可以缩小晶圆级芯片尺寸封装的尺寸。

本发明提供了一种晶圆级芯片尺寸封装，包括：半导体结构；接合垫，形成于该半导体结构上并且包括：多个导电片段；导电元件，形成于该半导体结构上，并且与该接合垫相邻；钝化层，形成于该半导体结构、该接合垫及该导电元件上，其中该钝化层露出该导电片段的一部分；导电的重分布层，形成于该钝化层以及该导电片段从该钝化层露出的部分上；平坦化层，形成于该钝化层和该导电的重分布层上，并且露出该导电的重分布层的一部分；凸块下金属层，形成于该平坦化层以及该导电的重分布层从该平坦化层露出的部分上；以及导电凸块，形成于该凸块下金属层上。

其中，该导电元件设置在两个该导电片段之间、或者该导电元件设置在多个该导电片段的左侧处、或者该导电元件设置在多个该导电片段的右侧处。

其中，该钝化层包括：介电材料；及/或，该平坦化层包括：聚酰亚胺，聚苯并恶唑或者苯环丁烯。

其中，该凸块下金属层形成于该重分布层上，其中该该凸块下金属层不位于该导电片段自该钝化层露出的部分的上方。

其中，该导电片段从该钝化层露出的部分的尺寸介于2μm～90μm之间；及/或，该导电片段从该钝化层露出的部分为圆形、带状或者多边形。

其中，俯视时该导电元件具有带状构造。

本发明提供了一种形成晶圆级芯片尺寸封装的方法，包括：提供其上形成有接合垫和导电元件的半导体结构，其中该接合垫包括：多个导电片段，并且该导电元件相邻该接合垫；于该半导体结构、该接合垫及该导电元件上形成钝化层，其中该钝化层露出该导电片段的部分；于该钝化层和该导电片段自该钝化层露出的部分上形成导电的重分布层；于该钝化层和该导电的重分布层上形成平坦化层，并且该平坦化层露出该导电的重分布层的一部分；于该平坦化层以及该导电的重分布层自该平坦化层露出的部分上形成凸块下金属层；以及于该凸块下金属层上形成导电凸块。

其中，该钝化层的形成步骤包括：于该半导体结构、该接合垫及该导电元件上形成该钝化层；以及在该钝化层中形成多个开口并且该多个开口分别露出多个该导电片段的部分。

其中，该平坦化层的形成步骤包括：于该钝化层和该导电的重分布层上形成该平坦化层；以及在该平坦化层的一部分中形成开口，以露出该导电的重分布层的一部分。

其中，该导电片段自该钝化层露出的部分具有圆形、带状或多边形；及/或，该导电片段自该钝化层露出的部分的尺寸介于2μm～90μm之间；及/或，俯视时该导电元件具有带状构造。

本发明实施例的有益效果是：

本发明实施例，由钝化层来露出接合垫的导电片段的一部分，因此不需要接合垫具有大尺寸构造，从而能够减少导电片段的尺寸以使得接合垫附近能够有额外的空间来设置导电元件，从而增加了元件布置密度，进而缩小晶圆级芯片尺寸封装(如其中的集成电路)的尺寸。

附图说明

通过阅读接下来的详细描述以及参考附图所做的示例，可以更全面地理解本发明，其中：

图1为根据本发明实施例的WLCSP的横截面示意图；

图2～8为用于示意根据本发明实施例的形成WLCSP的方法的横截面示意图；

图9为图8中的WLCSP的区域的俯视图；

图10为根据本发明另一实施例的WLCSP的横截面示意图；