专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果15个,建议您升级VIP下载更多相关专利
  • [发明专利]电源供应系统-CN202310126373.2在审
  • 季彦良 - 联发科技股份有限公司
  • 2023-02-16 - 2023-08-18 - H02J7/00
  • 本发明公开一种电源供应系统,包括:多个充电电池,至少包括第一电池和第二电池,在充电模式的第一状态下,该第一电池和该第二电池串联在充电输入节点和该接地节点之间,该第二电池的第一端连接到该系统电压供应节点,在该充电模式的第二状态下,该第一电池与该第二电池串联于该充电输入节点与该接地节点之间,该第一电池的第一端连接于该系统电压供应节点。在为功能块提供电力的正常模式下,第一电池和第二电池并联连接,因此不需要调节器,从而节省了调节器所消耗额外的电;当处于充电模式时,第一电池和第二电池串联连接以实现快速充电行为,并且还可以对第一电池和第二电池均进行快速充电,因此可以提高充电速度。
  • 电源供应系统
  • [发明专利]半导体装置-CN202310128708.4在审
  • 季彦良 - 联发科技股份有限公司
  • 2023-02-16 - 2023-08-18 - H01L25/16
  • 本发明公开一种半导体装置,包括:半导体部件;以及硅基被动部件,沿该半导体部件的厚度方向堆叠在该半导体部件上。本发明中,硅基被动部件可以是与半导体部件同样在晶圆工艺中形成的,因此硅基被动部件的尺寸可以与半导体部件的尺寸相当,并且硅基被动部件堆叠在半导体部件上,因此可以节省面积占用,减小半导体装置的尺寸。
  • 半导体装置
  • [发明专利]电源供应系统-CN202310126369.6在审
  • 季彦良 - 联发科技股份有限公司
  • 2023-02-16 - 2023-08-18 - H02J7/00
  • 本发明公开一种电源供应系统,包括:多个可充电电池,耦接至该电子装置的功能块,其中该多个可充电电池至少包括第一电池和第二电池,以及其中,在正常模式下,该第一电池和该第二电池并联在系统电压供应节点和接地节点之间,在充电模式下,该第一电池和该第二电池串联在充电输入节点和该接地节点之间。在为功能块提供电力的正常模式下,第一电池和第二电池并联连接,因此不需要调节器,从而节省了调节器所消耗额外的电;当处于充电模式时,第一电池和第二电池串联连接以实现快速充电行为,因此可以提高充电速度。
  • 电源供应系统
  • [发明专利]半导体装置及形成半导体装置的方法-CN202210557129.7在审
  • 林振华;季彦良;冉景涵 - 联发科技股份有限公司
  • 2022-05-20 - 2022-11-29 - H01L29/78
  • 本发明公开一种半导体装置,包括:半导体基板,具有阱区;栅极结构,形成于该半导体基板的阱区上方,其中该栅极结构具有第一侧壁以及与该第一侧壁相对的第二侧壁;栅极间隔结构,包括分别覆盖该栅极结构的该第一侧壁和该第二侧壁的两个非对称部分;以及源极区与漏极区,形成于该半导体基板中,其中该源极区与该漏极区分别与该栅极间隔结构的两个非对称部分的外边缘对齐,其中,该漏极区与该栅极结构之间的横向距离大于该源极区与该栅极结构之间的横向距离。本发明的上述方案使得半导体装置拥有较大的耐压能力,提高了半导体装置的高压能力,提升了半导体装置的电性能。
  • 半导体装置形成方法
  • [发明专利]半导体封装及其制造方法-CN202210210863.6在审
  • 季彦良 - 联发科技股份有限公司
  • 2022-03-04 - 2022-10-18 - H01L23/498
  • 本发明公开一种半导体封装,包括:基板;第一绝缘层,形成于该基板上且具有第一通孔;导电垫,通过该第一通孔形成于该基板上;第二绝缘层,具有第一表面和第二通孔,其中该第二通孔从该第一表面延伸至该导电垫;以及导电迹线,具有第二表面并通过该第二通孔连接至该导电垫;其中,整个该第一表面在同一水平面,整个该第二表面在同一水平面。本发明通过将第二绝缘层的第一表面设置为在同一水平面,这样直接在第二绝缘层的上方形成的导电迹线就可以更加平整和平坦,从而避免导电迹线的凹凸不平或结构不完整,从而增加导电迹线及半导体封装结构的强度和结构稳定性,并且保证半导体封装的电性能的稳定。
  • 半导体封装及其制造方法
  • [发明专利]半导体封装及其制造方法-CN202210344513.9在审
  • 季彦良 - 联发科技股份有限公司
  • 2022-03-31 - 2022-10-18 - H01L23/48
  • 一种半导体封装,包括基板、第一绝缘层、导电过孔以及导电线路。基板包括导电体。第一绝缘层形成于基板上且具有暴露出导电体的第一通孔。导电过孔形成于第一通孔内。导电线路直接连接导电过孔,且导电线路的至少一部分位于导电过孔的正上方。本发明实施例提供的半导体封装中的导电线路与导电过孔直接连接,使得导电线路与导电过孔之间的导电路径较短或最短,因此可减少/降低寄生电阻。
  • 半导体封装及其制造方法
  • [发明专利]半导体装置及其形成方法-CN202210062249.X在审
  • 林振华;季彦良;冉景涵 - 联发科技股份有限公司
  • 2022-01-19 - 2022-07-29 - H01L29/06
  • 本发明公开一种半导体装置,包括:半导体基板,具有阱区;栅极结构,形成于该半导体基板的阱区上方,其中该栅极结构具有第一侧壁以及与该第一侧壁相对的第二侧壁;栅极间隔结构,包括分别覆盖该栅极结构的该第一侧壁和该第二侧壁的两个非对称部分;以及源极区与漏极区,形成于该半导体基板中,其中该源极区与该漏极区分别与该栅极间隔结构的两个非对称部分的外边缘对齐,其中,该漏极区与该栅极结构之间的横向距离大于该源极区与该栅极结构之间的横向距离。本发明的上述方案使得半导体装置拥有较大的耐压能力,提高了半导体装置的高压能力,提升了半导体装置的电性能。
  • 半导体装置及其形成方法
  • [发明专利]具有改进的可靠性的半导体封装-CN202111389036.X在审
  • 张添昌;季彦良 - 联发科技股份有限公司
  • 2021-11-22 - 2022-06-07 - H01L23/31
  • 本发明实施提供一种半导体器件,其包括具有主动表面、相对表面、在主动表面和相对表面之间延伸的垂直侧壁以及设置在主动表面上的输入/输出(I/O)连接的半导体管芯。再分布层(RDL)设置在半导体管芯的主动表面上。多个第一连接元件设置在RDL上。模塑料包封半导体管芯的相对表面和垂直侧壁。模塑料还覆盖RDL并围绕多个第一连接元件。互连基板安装在多个第一连接元件和模塑料上。本发明实施提供的半导体器件具有改进的可靠性。
  • 具有改进可靠性半导体封装
  • [发明专利]半导体器件及其形成方法-CN201710067548.1有效
  • 林振华;季彦良;熊志文 - 联发科技股份有限公司
  • 2017-02-07 - 2021-02-19 - H01L29/78
  • 本发明实施例提供了一种能够高压操作的半导体器件及其形成方法。其中该半导体器件包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及第二栅极结构,形成于该第一栅极结构的一部分和第一井区的一部分上。
  • 半导体器件及其形成方法
  • [发明专利]半导体设备及其制造方法-CN201711209691.6有效
  • 季彦良;林振华;邱志钟 - 联发科技股份有限公司
  • 2017-11-27 - 2021-01-26 - H01L21/70
  • 本发明提供了一种半导体设备及其制造方法,半导体设备包括:半导体基板;以及形成在所述半导体基板上的无源元件,上述无源元件包括:第一多晶硅层、硅化物阻止层和第一自对准硅化物层,所述硅化物阻止层形成于所述第一多晶硅层上并覆盖所述第一多晶硅层的上表面的至少一部分,所述第一自对准硅化物层覆盖所述硅化物阻止层的上表面。本发明通过在硅化物阻止层的上表面形成第一自对准硅化物层,从而可以减小无源组件产生的寄生电信号。因此可以减小无源组件产生的干扰。
  • 半导体设备及其制造方法
  • [发明专利]半导体器件-CN201710103833.4有效
  • 林振华;季彦良 - 联发科技股份有限公司
  • 2017-02-24 - 2020-03-10 - H01L29/78
  • 本发明实施例提供了一种半导体器件,能够高电压工作。其包括:半导体基底,具有第一导电类型;第一阱掺杂区,形成于该半导体基底中,并且具有相反于该第一导电类型的第二导电类型;第一掺杂区,形成于该第一阱掺杂区中,并且具有该第二导电类型;第二掺杂区,形成于该第一阱掺杂区中,与该第一掺杂区分开,并且具有该第二导电类型;第一栅极结构,形成于该第一阱掺杂区上并且相邻于该第一掺杂区;第二栅极结构,形成于该第一栅极结构的旁边,并且相邻于该第二掺杂区;以及第三栅极结构,形成为与该第一栅极结构的一部分和该第二栅极结构的第一部分重叠。
  • 半导体器件
  • [发明专利]电子元件及其制造方法-CN201610614750.7有效
  • 季彦良;林振华;蒋柏煜 - 联发科技股份有限公司
  • 2016-07-29 - 2019-11-15 - H01L29/78
  • 本发明实施例公开了一种电子元件及其制造方法。其中,该电子元件包括:半导体基底,具有第一上表面;第一掺杂区,嵌入于该半导体基底中;第二掺杂区,嵌入于该半导体基底中;栅极结构,位于该第一上表面上;介电层及导电部分,其中该导电部分位于该介电层上;其中,该介电层位于该第一上表面的上方并且位于该第一掺杂区及该第二掺杂区之间;或者,该导电部分位于该第一掺杂区及该第二掺杂区之间,但是不位于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。
  • 电子元件及其制造方法
  • [发明专利]晶圆级芯片尺寸封装及其形成方法-CN201611140300.5在审
  • 季彦良;熊明仁 - 联发科技股份有限公司
  • 2016-12-12 - 2017-09-19 - H01L23/498
  • 本发明实施例提供了一种晶圆级芯片尺寸封装及其形成方法。其中该封装包括半导体结构;接合垫,形成于该半导体结构上并且包括多个导电片段;导电元件,形成于该半导体结构上,并且与该接合垫相邻;钝化层,形成于该半导体结构、该接合垫及该导电元件上,其中该钝化层露出该接合垫的导电片段的一部分;导电的重分布层,形成于该钝化层以及该接合垫的导电片段从该钝化层露出的部分上;平坦化层,形成于该钝化层和该导电的重分布层上,并且露出该导电的重分布层的一部分;凸块下金属层,形成于该平坦化层以及该导电的重分布层从该平坦化层露出的部分上;以及导电凸块,形成于该凸块下金属层上。本发明实施例,可以进一步降低封装的尺寸。
  • 晶圆级芯片尺寸封装及其形成方法
  • [发明专利]晶圆级芯片级封装及其形成方法-CN201611091100.5在审
  • 季彦良;熊明仁 - 联发科技股份有限公司
  • 2016-12-01 - 2017-08-08 - H01L23/485
  • 本发明公开了晶圆级芯片级封装及其形成方法,其中,所述晶圆级芯片级封装包括半导体结构;在所述半导体结构上形成的第一焊盘;在所述半导体结构和所述第一焊盘上形成的保护层,其中,所述保护层暴露所述第一焊盘的多个部分;在所述保护层和所述第一焊盘被所述保护层所暴露的部分上形成的导电再分布层;在所述保护层和所述导电再分布层上形成的平面层,所述平面层暴露所述导电再分布层的一部分;在所述平面层和所述导电再分布层被所述平面层所暴露的部分上形成的凸块下金属层;以及在所述凸块下金属层上形成的导电凸块。本发明提供的晶圆级芯片级封装具有较小的尺寸。
  • 晶圆级芯片级封装及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top