[发明专利]用于高压MOSFET的处理方法和结构

说明书

技术领域

 本发明主要关于半导体功率器件的结构和制备工艺。更确切的说，本发明是关于改良型高压（HV）金属氧化物半导体场效应晶体管（MOSFET）简化制备工艺和结构性配置。

背景技术

制备高压（HV）MOSFET器件的传统技术，由于存在各种取舍，进一步提高器件性能的话，仍然面临许多困难和局限。在垂直半导体功率器件中，性能属性之一的漏源电阻（即导通状态电阻，常用RdsA表示，即Rds×有源区面积）与功率器件可承受的击穿电压之间存在取舍关系。为解决这些性能取舍所带来的困难与局限，我们已研究了多种器件结构。为此还专门研发了特殊P-合成（PCOM）结构。确切地说，带有PCOM结构的高压（HV）MOSFET器件包括包围着屏蔽沟槽侧壁的P-型掺杂区，以便在半导体衬底顶面上的P-型本体区和屏蔽沟槽下方的P-型掺杂区之间形成连接。为了在沟槽侧壁周围形成侧壁掺杂区，传统方法采用带有注入开口的附加的注入掩膜，在屏蔽沟槽所选位置处的沟槽侧壁上进行注入工艺。另外，为确保掺杂离子注入到沟槽侧壁的底部，必须注入高能量的掺杂离子。需要使用附加掩膜以及高能掺杂离子工艺，都增加了制备成本。此外，沟槽侧壁底部的高能注入以及扩散工艺，通常不易于控制掺杂区的形成。这些制备工艺的不确定性导致器件性能剧烈变化，不便于精确控制制备质量。

图1A表示传统工艺中所用的注入掩膜100的俯视图，图1B和1C表示沿图1A的线1-1’和2-2’，利用传统的工艺制备高压（HV）MOSFET器件结构的两个剖面图。如图1A所示，注入开口11位于沟槽12所选区域上。为了制备能够承受高功率操作的MOSFET器件，要形成PCOM（P-合成）结构。在该PCOM MOSFET结构中，通过注入开口11，在P-型本体区13下方的那部分区域16中，形成专用的掺杂区，从而如图1C所示，将P-型本体区和沟槽12下方的P-型掺杂区15连接起来。同时，在其他区域中，通过注入掩膜100，防止在本体区下方注入形成掺杂区。图1A所示的注入掩膜防止通过1-1’周围区域中的沟槽侧壁，注入掺杂物。图1B表示一种没有掺杂区包围着沟槽侧壁的结构，连接沟槽底部下方的本体区和掺杂区。

如图1A至1C所示的传统制备工艺需要额外的注入掩膜。另外，需要高能注入P-型掺杂物，例如在Mev区中的P-型掺杂注入物，如图1C所示，在沟槽侧壁周围的本体区下方形成掺杂区。额外掩膜和高能注入的要求，增加了制备成本。

因此，对于本领域的技术人员来说，必须改善功率器件的制备方法，尤其是带有PCOM结构的器件，才能解决上述技术局限。本发明的目的在于提出新型、改良的制备方法和器件结构，使之不再需要额外的注入掩膜和高能注入，从而克服上述困难与局限。

发明内容

 因此，本发明的一个方面在于，提出了一种新型、改良的制备方法，无需额外的注入掩膜和高能掺杂注入，就能实现沟槽侧壁P-型掺杂区的注入，从而降低制备成本，并解决上述局限与困难。

确切地说，本发明的一方面在于，注入工艺利用了沟槽终点处侧壁的特殊结构，垂直于沟槽纵向的侧壁裸露出来，打开空间作为沟槽的一部分。由于无需穿透半导体衬底，仅通过沟槽的开口空间，就能发射掺杂离子，因此，通过该终点沟槽，可以进行P-型掺杂区注入， 无需使用高能掺杂离子，就能触及形成在沟槽底部的底部P-型掺杂区。连接形成在半导体衬底顶面上的P-型本体区和沟槽底部P-型掺杂区的PCOM掺杂区，仅仅形成在沟槽终点的侧壁处。与传统方法相比，无需高能掺杂注入，节省了成本。

本发明的另一方面在于，在沟槽终点，沿沟槽侧壁上方沟槽的轴向，通过开口空间，进行侧壁掺杂注入，可以较好地控制注入工艺。更精确地控制器件性能参数，并且减少高能掺杂注入穿透衬底所带来的不确定性导致的制备工艺变化。

在一个较佳实施例中，本发明提出了一种设置在半导体衬底中的半导体功率器件。该半导体功率器件包括多个屏蔽沟槽，形成在半导体衬底的顶部，每个屏蔽沟槽都有一个沟槽终点，终点侧壁垂直于沟槽的纵向方向，并且从顶面开始垂直向下延伸到沟槽底面。该半导体功率器件还包括一个沟槽底部P-型掺杂区，设置在沟槽底面下方，以及一个侧壁P-型掺杂区，沿终点侧壁设置，其中侧壁P-型掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部P-型掺杂区，并将沟槽底部P-型掺杂区连接到形成在半导体衬底顶面的P-型本体区。