[发明专利]栅结构及栅结构的形成方法

说明书

本申请是申请日为2009年4月23日、申请号为200910135403.6、发明名称为“栅结构及栅结构的形成方法”专利申请的分案申请。

技术领域

本发明涉及半导体器件中的栅结构和半导体器件中的栅结构的形成方法。更具体地，本发明涉及多层栅结构和该栅结构的形成方法。

背景技术

常规的栅电极通常采用掺入杂质的多晶硅形成。随着半导体器件高度集成，由于多晶硅具有相对高的电阻，所以多晶硅的栅电极不适合应用于半导体器件。因此，已经开发出具有多晶硅金属硅化物（polycide）结构的栅电极，其具有低于多晶硅的电阻。具有多晶硅金属硅化物的常规栅电极一般包括多晶硅膜和形成在多晶硅膜上的金属硅化物膜。这里，硅化钛膜或硅化钨膜通常被用作金属硅化物膜。然而，如果半导体器件具有非常高的集成度同时确保半导体器件的电性能适当，则具有多晶硅金属硅化物结构的常规栅电极不能达到半导体器件的期望电阻。

近来，栅电极已被开发为包括多晶硅膜和设置在多晶硅膜上的金属膜以降低栅电极的电阻。这里，由于在金属膜直接形成于多晶硅膜上时金属膜会变为金属硅化物膜，所以欧姆膜和阻挡膜应该设置在多晶硅膜和金属膜之间。

在常规栅电极中，金属膜、阻挡膜和欧姆膜一般分别包括钨、氮化钨和硅化钨。然而，在形成栅电极的高温工艺期间，包括在阻挡膜中的氮会从氮化钨中分解出来并与欧姆膜中的硅结合。因此，在阻挡膜与欧姆膜之间会产生氮化硅的不规则分界面，从而显著增加了栅电极的电阻。

图1为说明常规栅电极中由氮化硅凝聚产生的不规则分界面的扫描电子显微镜（SEM）图片。在图1中，常规栅电极包括顺序堆叠在衬底上的多晶硅膜、硅化钨膜、氮化钨膜和钨膜。

参考图1，在形成常规栅电极的高温工艺期间，由于氮化硅的凝聚，不规则分界面易于在氮化钨膜和硅化钨膜之间产生。

考虑到上述问题，硅化钛或钛已被用作栅电极中的欧姆膜来代替硅化钨。

图2为说明具有钛的欧姆膜的另一常规栅电极中相对均匀的分界面的SEM图片。在图2中，常规栅电极包括相继形成在衬底上的钛膜、氮化钨膜和钨膜。

如图2所示，在执行了高温工艺之后，氮化钨膜和钛膜之间产生的分界面相对均匀。然而，包括钛欧姆膜的栅电极具有薄层电阻（sheet resistance），该薄层电阻比包括硅化钨欧姆膜的栅电极的薄层电阻高大约80％以上，原因在于当氮化钨膜和钨膜形成在钛膜上时由于钛膜而导致钨膜中的钨颗粒尺寸变小。因此，包括钛或氮化钛的欧姆膜的栅电极具有相对高的薄层电阻，使得包括该栅电极的半导体器件不具有期望的电性能。

发明内容

根据本发明的一个方面，提供了形成在衬底上的栅结构。栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。

在本发明实施例中，第一导电层图案可包括多晶硅，第二导电层图案可包括金属。例如，第二导电层图案可包括钨，非晶层图案可包括金属硅化物（MSi_x）。另外，防扩散层图案可包括钨氮化物（WN_x），金属欧姆层图案可包括钛（Ti）。这里，防扩散层图案中的x值可在约0.2至约0.9范围内。

在本发明实施例中，防扩散层图案的氮含量可基本大于按重量计约20％。

在本发明实施例中，非晶层图案可包括钨硅化物（WSi_x）、钛硅化物（TiSi_x）、钼硅化物（MoSi_x）、钽硅化物（TaSi_x）等。

在本发明实施例中，欧姆层的厚度可基本小于约

根据本发明另一方面，提供了衬底上的栅结构。栅结构包括在衬底上的隧道绝缘层，在所述隧道绝缘层上的浮置栅极，在浮置栅极上的介电层图案，在介电层图案上的控制栅。这里，控制栅包括在介电层图案上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。

在本发明实施例中，第一导电层图案可包括多晶硅，第二导电层图案可包括钨。此外，非晶层图案可包括钨硅化物，防扩散层图案可包括钨氮化物。