[发明专利]半导体器件

说明书

本发明公开了一种感测放大器电路，所述感测放大器电路包括：使能信号发生单元，所述使能信号发生单元被配置成当感测到输入信号的电压电平变化时产生使能信号；吸收单元，所述吸收单元被配置成响应于使能信号而提供感测电压；以及感测单元，所述感测单元被配置成响应于感测电压和输入信号而产生输出信号。

相关申请的交叉引用

本申请要求2012年5月7日向韩国知识产权局提交的申请号为10-2012-0048125的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及半导体器件、感测放大器电路和使用感测放大器电路的半导体器件。

背景技术

半导体器件以低功率来驱动，且因而被配置成包括用于感测电压电平差并且用于将电压电平差转换成数字电平的感测放大器电路。常规的感测放大器电路可以感测输入信号的电压电平之间的差。根据感测的结果具有较高电压电平的输入信号被放大为高电平并且输出，而根据感测的结果具有较低电压电平的输入信号被放大为低电平并且输出。利用另一种方法的感测放大器电路将具有较低电压电平的输入信号放大成低电平的信号，使得具有较低电压电平的输入信号与具有较高电压电平的输入信号清楚地区分开。

图1是说明已知的感测放大器电路的结构的示图。参见图1，感测放大器电路10分别包括第一至第五晶体管N1、N2、N3、N4以及N5。感测放大器电路10的左侧与输入端子相对应，而感测放大器电路10的右侧与输出端子相对应。当信号从输入端子传送到输出端子时，第一晶体管N1响应于感测控制信号EN而导通，因而供应接地电压VSS。当将信号从输入端子传送到输出端子时，第二晶体管N2和第三晶体管N3的导通程度根据输入信号IN和INB的电平而变化。因此，第一至第三晶体管N1、N2以及N3通过放大输入信号IN和INB而分别可以产生输出信号OUT和OUTB。第四晶体管N4和第五晶体管N5当信号从输入端子传送到输出端子时关断，但是当信号从输出端子传送到输入端子时响应于控制信号WE而导通。当第四晶体管N4和第五晶体管N5导通时，它们将输入端子和输出端子耦接。

当信号从输入端子传送到输出端子时感测放大器电路10的操作如下。当输入信号IN具有比输入信号INB高的电平时，第二晶体管N2的导通程度比第三晶体管N3的导通程度大。因此，输出端子OUTB下降到接地电压(VSS)电平比输出端子OUT快。当输出信号OUTB达到接地电压(VSS)电平时，输入信号IN和INB的电压电平差被放大，且因而可以经由输出端子将放大的输出信号OUT和OUTB输出。

在要导通供应接地电压VSS的第一晶体管N1的感测控制信号EN被使能时，感测放大器电路10开始感测放大操作。因此，感测控制信号EN被使能的时间点与感测放大器电路10的准确操作密切相关。例如，如果在正常的时间点处不施加输入信号IN和INB，则输入信号OUT和OUTB的电平可能是反向的，或者产生输出信号OUT和OUTB的时间点可能会延迟。

此外，即使在大体分别执行感测操作的第二晶体管N2与第三晶体管N3之间发生失配时，则也可能不会正常地产生输出信号OUT和OUTB。

发明内容

本文描述了通过精确地感测并放大输入信号来稳定地产生输出信号的感测放大器电路，以及使用感测放大器电路的半导体器件。

在一个实施例中，一种感测放大器电路包括：使能信号发生单元，所述使能信号发生单元被配置成当感测到输入信号的电压电平变化时产生使能信号；吸收单元，所述吸收单元被配置成响应于使能信号而提供感测电压；以及感测单元，所述感测单元被配置成响应于感测电压和输入信号而产生输出信号。

在一个实施例中，一种感测放大器电路包括：使能信号发生单元，所述使能信号发生单元被配置成响应于输入信号而从感测控制信号产生使能信号；吸收单元，所述吸收单元被配置成响应于使能信号而供应感测电压；以及感测单元，所述感测单元被配置成响应于感测电压和输入信号而产生输出信号。