[发明专利]获得高DC增益和宽输出电压范围的放大器拓扑结构有效
| 申请号： | 201610496208.6 | 申请日： | 2016-06-29 |
| 公开（公告）号： | CN106301375B | 公开（公告）日： | 2021-01-01 |
| 发明（设计）人： | 迈克尔·H·佩罗特;斯里塞·R·希沙姆拉杰;蒂莫西·A·蒙克 | 申请（专利权）人： | 硅谷实验室公司 |
| 主分类号： | H03M1/14 | 分类号： | H03M1/14;H03M1/06 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 黄亮 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 放大器拓扑结构获得增强DC增益以改进线性度，同时维持良好的信噪比。放大器包括提供放大器输出信号的放大器输出级。放大器还包括增加了输出级的感测放大器。感测放大器耦合至放大器输出以控制通过输出级的电流，从而根据放大器输出信号电压在放大器输出处获得与基本共源放大器相比减小的电压变化，并因此增强放大器的DC增益。 | ||
| 搜索关键词： | 获得 dc 增益 输出 电压 范围 放大器 拓扑 结构 | ||
【主权项】：
一种装置，包括：放大器，包括：放大器输出级，包括第一晶体管和第二晶体管，所述输出级在放大器输出节点处提供放大器输出信号；感测放大器，具有耦合至所述第一晶体管的栅极的输入并具有耦合至所述第二晶体管的栅极的输出，从而控制来自所述第二晶体管的电流；以及阻抗，所述阻抗耦合在所述放大器输出节点和所述第一晶体管的所述栅极之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于硅谷实验室公司，未经硅谷实验室公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610496208.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种数模转换器及其使用方法-202310831711.2
- 石方敏;胡伟波 - 江苏谷泰微电子有限公司
- 2023-07-06 - 2023-10-27 - H03M1/14
- 本发明公开了一种数模转换器及其使用方法，包括数字寄存器、模拟电子开关、位权网络、求和运算放大器和基准电压源；数字寄存器用于储存数字量的各位数码，模拟电子开关用于控制各位数码的对应位，位权网络用于使数码为1的对应位产生与其相对应的电流值，运算放大器对其产生的各电流值进行求和，并将其转换成电压值，各位数码输入至数模转换器中，从而获得对应的模拟输出值，之后以各位数码和与之相对应的模拟输出值作为坐标，本发明涉及数模转换器技术领域；该数模转换器及其使用方法,通过双方式实现数模转换器转换过程，保障数模转换器电模拟量的运行作业需求，并且增加了数模转换器的多控性。
- 跨越多个物理通道的ADC数据速率的配置-202180077946.6
- S·莫塔;C·A·曼库斯;K·戴维 - 艾迪凯有限责任公司贸易用名因迪半导体
- 2021-11-16 - 2023-08-01 - H03M1/14
- 一种集成电路，包括N个单位模数转换器(ADC)的集合，该N个单位ADC的集合具有通用体系架构并且提供聚合数据速率。而且，该集成电路包括选择N个单位ADC的集合的子集的控制逻辑，以便实现不同数据速率的子ADC，每个数据速率可以是N个单位ADC的聚合数据速率的N倍的倒数的任意整数倍。此外，控制逻辑可以动态地即时或逐帧选择子集。这种动态选择可以在引导时间和/或运行时间发生。此外，给定的不同数据速率可以与集成电路中的多相时钟的一个或多个相位对应，其中多相时钟可以包括与多个可能子集对应的多个相位，并且给定的选择的子集可以不是使用所有可用的相位。
- 连续渐近式模拟数字转换器及控制方法-201910850868.3
- 张斯纬;江哲豪;王笃修 - 新唐科技股份有限公司
- 2019-09-10 - 2023-07-28 - H03M1/14
- 本发明提供一种连续渐近式模拟数字转换器及控制方法，其中连续渐近式模拟数字转换器包括一第一电容群组、一第二电容群组以及一控制电路。第一及第二电容群组均具有多个电容，并耦接一共同节点。在一取样模式的一第一期间，控制电路提供一模拟信号予第一电容群组，并提供一第一电压予共同节点以及第二电容群组。在取样模式的一第二期间，控制电路停止提供第一电压予共同节点并提供一第二电压予第二电容群组。在一数据转换模式下，控制电路依序读取第一电容群组的所有电容的电压值。每当控制电路读取第一电容群组的至少一特定电容的电压值后，控制电路电性浮置第二电容群组的一电容。
- 逐次逼近寄存器模数转换器定时校准-202180074768.1
- C·A·曼库斯;R·W·基姆 - 艾迪凯有限责任公司贸易用名因迪半导体
- 2021-11-04 - 2023-07-18 - H03M1/14
- 描述了一种模数转换器(ADC)。这种ADC包括具有多个位转换电路的转换电路。在操作期间，ADC可以接收输入信号。然后，转换电路可以使用位转换电路异步地执行输入信号的逐次逼近寄存器(SAR)模数转换，其中位转换电路提供输入信号的量化表示。例如，位转换电路可以异步且顺序地执行SAR模数转换以确定输入信号的量化表示中的不同位。而且，ADC可以选择性地执行位转换电路的全局延迟的自校准。注意的是，定时自校准可以是迭代的并且受到最大转换时间小于目标转换时间的约束。
- 交错式模数转换器增益校准-202180074776.6
- C·A·曼库斯;R·W·基姆 - 艾迪凯有限责任公司贸易用名因迪半导体
- 2021-11-04 - 2023-07-11 - H03M1/14
- 集成电路可以包括满量程参考生成电路，该满量程参考生成电路校正交错式模数转换器(ADC)的集合的增益或满量程的变化。值得注意的是，满量程参考生成电路可以为给定的交错式ADC提供给定的满量程或参考设置，其中给定的满量程设置与预定义或固定分量和可变分量(其可以指定用于给定的满量程的给定的满量程校正)对应。例如，满量程参考生成电路可以包括满量程参考生成器复制电路，该满量程参考生成器复制电路输出与固定分量对应的固定电流。此外，满量程参考生成电路可以包括满量程参考生成器电路，该满量程参考生成器电路至少部分地基于固定电流和可变电流输出与给定的满量程设置对应的第一电压，该可变电流至少部分地指定给定的满量程校正。
- 图像传感器和用于图像传感器的读出的方法-201780070948.6
- 阿迪·扎科尼;扬·博盖尔茨 - AMS有限公司
- 2017-11-13 - 2023-06-27 - H03M1/14
- 本申请提供了图像传感器和用于图像传感器的读出的方法。图像传感器包括至少具有像素阵列层和控制逻辑层的堆叠。像素阵列层包括布置成像素列的像素的阵列，每个像素列包括N个子列：每个子列由N(n，i)表示，1≤i≤N。控制逻辑层包括布置成ADC列(m)的模数转换器的阵列，其中每个模数转换器包括M个级。每个级由M(m，j)表示，1≤j≤M，此外，每个相应的子列N(n，i)与专用级M(m，j＝i)电连接，级M(m，j)被电互连以分别形成模数转换器。控制逻辑层布置成依次读出子列N(n，i)，其中专用于子列N(n，i)的级M(m，j＝i)布置成输入级，以分别依次接收子列N(n，i)中像素的信号电平。输入级布置成对依次接收的信号电平执行粗略的第一模数转换。剩余级布置成依次对接收的信号电平执行更精细的模数转换。
- 多级转换模数转换器-201811483292.3
- J·E·D·赫维茨;E·C·格思里;J·L·B·佩赫 - 亚德诺半导体国际无限责任公司
- 2018-12-06 - 2023-04-14 - H03M1/14
- 本公开涉及多级转换模数转换器。ADC电路，可以在多级转换的第一级期间使用第一电路解析最高有效位(MSB)，并且在多级转换的第二级期间使用第二电路解析最低有效位(LSB)。例如，这可以用于大规模并行应用，其中参考电平生成可以在数千个转换器之间共享。
- 应用于GS/s流水线ADC推挽输出级驱动的MDAC-202010864749.6
- 刘马良;张晨曦;张乘皓;朱樟明;杨银堂 - 西安电子科技大学
- 2020-08-25 - 2023-02-24 - H03M1/14
- 本发明实施例提供的一种应用于GS/s流水线ADC推挽输出级作驱动的高速MDAC，通过在运放输出端与流水线ADC第二级之间加入推挽输出级，推挽输出级电路的加入隔离了运放与流水线ADC第二级采样电容，从而减小了运放所驱动的负载电容。此外推挽输出级电路本身具有高容性负载驱动能力的特点，所以推挽输出级电路可以将运放传递来的余差信号快速建立在流水线ADC第二级采样电容上。相较于传统的运放直接连接流水线第二级的采样电容的结构，本发明缩短了整体MDAC的建立时间，实现了高速MDAC。
- 电压缩放型逐次逼近数模转换电路-201910340898.X
- 谷洪波;马剑武;李双飞 - 湖南品腾电子科技有限公司
- 2019-04-25 - 2022-12-27 - H03M1/14
- 本发明提供了一种电压缩放型逐次逼近数模转换电路，包括：数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；比较器，所述比较器的第一端与所述数模转换器的输出端电连接，所述比较器包括相串联的三级反相器；数字控制逻辑模块，所述数字控制逻辑模块的输入端与所述比较器的第二端电连接，所述数字控制逻辑模块的第一端与GO信号端电连接，所述数字控制逻辑模块的第二端与EN信号端电连接，所述数字控制逻辑模块的第三端与CLK信号端电连接。本发明的电压缩放型逐次逼近数模转换电路采用全电压缩放，保证MSB和LSB全部单调，数模转换器输出不需要缓冲器，功耗和面积非常小。
- 时间测量装置、时间测量方法和距离测量装置-202180008918.9
- 阿部敬之;斋藤雅史;园田高大 - 索尼半导体解决方案公司
- 2021-01-08 - 2022-09-02 - H03M1/14
- 提供了一种时间测量装置，包括：第一计数器单元(204)，通过基于参考时钟信号进行计数来获取第一测量信号与第二测量信号之间的差时间作为第一测量结果；延迟信号生成单元(208)，基于从第一计数器单元反馈的第一测量结果使第一测量信号延迟来生成延迟信号；测量单元(210)，测量延迟信号与第二测量信号之间的差时间作为第二测量结果；以及运算单元(212)，使用第一测量结果和第二测量结果来执行运算。
- 一种高速多通道同步模拟量采集控制方法-202110541184.2
- 陈东阳;闫兆辉;董文宽;卢洪堃 - 天津凯发电气股份有限公司
- 2021-05-18 - 2022-08-26 - H03M1/14
- 本发明提供了一种高速多通道同步模拟量采集控制方法，初始化控制系统相关参数，通过控制系统实时向AD转换模块发送控制信号，AD转换模块接收并识别控制信号，经过复位、启动转换后，AD转换模块通过SPI串行外设接口将数据传输至控制系统缓存区，进而实现高速多通道同步模拟量数据采集的智能控制。本发明所述的一种高速多通道同步模拟量采集控制方法新颖、高效，易于实现，既提升了采样控制环节的精度与可靠性，同时又降低操作难度，优化了控制流程，从而提升了数字化牵引变电站的能效，增强了数字化牵引变电站的可靠性。
- 模拟数字转换器电路、模拟数字转换器及电子设备-202210338184.7
- 黄胜;虞少平 - 浙江地芯引力科技有限公司
- 2022-04-01 - 2022-07-19 - H03M1/14
- 本申请提出一种模拟数字转换器电路、模拟数字转换器及电子设备，该模拟数字转换器电路，该模拟数字转换器电路，包括：全并行ADC，接入待转化的模拟信号，并对模拟信号进行量化，得到第一量化信号；第一级SAR ADC，接入模拟信号，且其最高位电容的控制端与全并行ADC连接，并对基于模拟信号和第一量化信号产生的余差信号进行量化，并得到第二量化信号；第二级SAR ADC，对接入的量化信号进行再次量化，得到第三量化信号；中间电容放大器，设置于第一级SAR ADC和第二级SAR ADC之间，用于对第二量化信号进行指定倍数的放大，并将放大后的量化信号输入第二级SAR ADC。应用本申请可以实现更高物理位数的ADC，且能够提高模拟数字转换器电路的转换准确度。
- 一种基于负载调整结构的低噪声比较器-201910294772.3
- 徐代果;蒋和全;李儒章;王健安;陈光炳;付东兵;王育新;于晓权;李梁 - 中国电子科技集团公司第二十四研究所
- 2019-04-12 - 2022-06-03 - H03M1/14
- 本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器；在预放大级的输出端Dip/Din均设置有负载电容调整结构；所述负载电容调整结构包括与非门NAND和开关K，以及电容C；开关K的一端和预放大级的输出Dip/Din相连，开关K的另一端和电容C的一端相连，电容C的另一端接地，输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时，开关K导通，使得电容C接入预放大级输出端，从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时，开关K关断，使得电容C和预放大级的输出端断开，从而提高了比较器的速度。
- 一种电容分段结构逐次逼近型模数转换器-201711155620.2
- 周泱 - 灿芯创智微电子技术（北京）有限公司
- 2017-11-20 - 2021-09-24 - H03M1/14
- 本发明属于集成电路设计领域，具体涉及一种电容分段结构逐次逼近型模数转换器，包括连接在比较器的输入端上的数模转换器，数模转换器包括常规电容结构的高位电容阵列和低位电容阵列，高位电容阵列连接在比较器的输入端上，低位电容阵列通过桥电容Cs连接在比较器的输入端上，比较器的输出端连接逐次逼近寄存器及控制电路，桥电容Cs由多个单位电容C构成，还包括设置在低位电容阵列上的、与桥电容Cs相对应的对地电容Cg，对地电容Cg的容量能够与桥电容Cs的容量进行匹配校正。本发明所提供的电容分段结构逐次逼近型模数转换器能够提高电容分段结构SAR ADC的匹配精度，改善DNL/INL性能，并防止比较器输入端的电压超过电源电压的范围。
- 一种逐次逼近型ADC电路及模数转换方法-201711268405.3
- 张亮;冯玉明;彭新潮;徐以军;王静;白效宁 - 珠海格力电器股份有限公司
- 2017-12-05 - 2021-09-21 - H03M1/14
- 本发明涉及集成电路设计领域，尤其涉及一种逐次逼近型ADC电路，以解决现有技术中传统SAR ADC架构存在转换精度低的问题。所述逐次逼近型ADC电路包括：数模转换器DAC，包含第一电容阵列和第二电容阵列，既用于输入模拟信号的采样保持，也用于数模信号的转换输出，比较器，用于比较DAC输出的两个模拟电压信号的大小，逐次逼近寄存器SAR，用于逐周期控制DAC中模拟电压信号的量化输出，并根据比较器的输出结果逐次确定所述SAR中的每一个比特的值，以获得数字信号，并输出所述数字信号，所述的新型SAR ADC电路，简化了电路设计的复杂度，降低了硅片面积的损耗，提高了逐次逼近型ADC的转换精度。
- 采用全并行高速转换的两步式单斜模数转换电路及方法-202110554976.3
- 郭仲杰;苏昌勖;李晨;曹喜涛;刘申;韩晓 - 西安理工大学
- 2021-05-21 - 2021-09-10 - H03M1/14
- 本发明公开了采用全并行高速转换的两步式单斜模数转换电路及方法，具体为：设置粗斜坡信号Ramp_f，以ΔV为步长在整个量化区间内寻找信号所处的区间，找到信号所处的细量化区间后，粗量化对应的比较器翻转，粗量化完成；在粗量化进行时，细量化同时开始，通过保持电容C1、C2与细斜坡信号Ramp_f，产生两路互补细量化斜坡信号Ramp_L1和Ramp_L2，设置比较器CMP1和CMP2，通过开关电容控制网络的控制，实现粗量化与细量化的并行处理。本发明加快了量化速度，达到了更好的性能。
- 一种商砼站数据AD转换装置-202021722523.4
- 张文;王海东;郭锐;任建华 - 山西千石科技有限公司
- 2020-08-18 - 2021-04-13 - H03M1/14
- 本实用新型属于商砼站罐仓物料重量数据采集技术领域，具体技术方案为：一种商砼站数据AD转换装置，220V交流电通过AC/DC转换电路、DC/DC降压电路模块转换成3.3V直流电，3.3VDC分别为模数转换器、通信模块供电，模数转换器采集模拟量信号并进行模数转换，模数转换器内设寄存器，转换后的数据存储在寄存器内，CPU模块通过SPI总线访问模数转换器的内部寄存器，获得商砼站的重量数据，通信模块对从CPU模块收到的物料重量数据进行处理，并进而转化成RS485信号，然后将信号输出，完成模拟量对数字量的转化，简化了整个商砼站重量数据采集系统，大大提高了整个商砼站罐内物料重量的数据采集效率。
- 多位并行逐次逼近(SA)闪速模数转换器(ADC)电路-201980055829.2
- B·L·普赖斯 - 高通股份有限公司
- 2019-07-12 - 2021-04-09 - H03M1/14
- 公开了多位并行逐次逼近(SA)闪速模数转换器(ADC)电路。在一个方面，多位并行SA闪速ADC电路包括数模转换器(DAC)电路，其接收参考电压和试验位代码并生成DAC模拟信号。SA闪速ADC电路包括并行比较器级，其各自包括等于二(2)的对应并行比较器级的数字位数目次幂的量减去一(1)的一个或多个比较器电路。每个比较器电路接收模拟输入信号和对应的DAC模拟信号，并且生成数字信号。如果模拟输入信号具有与对应的DAC模拟信号相比更大的电压，则每个比较器电路的数字信号为逻辑高，并且如果模拟输入信号具有更小的电压，则每个比较器电路的数字信号为逻辑低。与每个并行比较器级相对应的数字信号被用于生成数字输出信号。
- 多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路-201980056902.8
- B·L·普赖斯 - 高通股份有限公司
- 2019-07-11 - 2021-04-09 - H03M1/14
- 公开了多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路。一方面，多位并行SAR ADC电路包括多个SAR控制器电路，每个SAR控制器电路包括SAR寄存器电路。每个SAR寄存器电路接收和存储对应数字位，数字位基于模拟输入信号和对应的数模转换器(DAC)模拟信号的比较。每个SAR寄存器电路还基于数字位提供对应数字信号。DAC电路接收参考电压，并且使用参考电压和由SAR控制器电路生成的数字信号的子集，来生成多个DAC模拟信号。比较电路生成与每个SAR控制器电路相对应的数字位，其中多个数字位是并行生成的。每个数字位共同形成模拟输入信号的数字表示。
- 高精度两步型逐次逼近寄存器模数转换器-202011509041.5
- 姚剑锋;王自鑫;张顺;袁凤江;杨锐佳;胡炳翔 - 佛山市蓝箭电子股份有限公司
- 2020-12-18 - 2021-04-02 - H03M1/14
- 本发明属于模拟集成电路技术领域，具体涉及一种高精度两步型逐次逼近寄存器模数转换器，包括采样保持电路、第一级子模数转换器、第二级子模数转换器、逐次逼近寄存器逻辑电路、并行转串行接口电路，采样保持电路与第一级子模数转换器连接，第一级子模数转换器与第二级子模数转换器连接，第一级子模数转换器和第二级子模数转换器分别与逐次逼近寄存器逻辑电路连接，逐次逼近寄存器逻辑电路与并行转串行接口电路连接，第一级子模数转换器和第二级子模数转换器还分别与动态比较器连接，在连接第一级子模数转换器与第二级子模数转换器的电路上还设置有余量放大器和数字校准模块。本发明在大幅度提高SAR ADC精度的同时，改善了其总体性能。
- 流水线模数转换器及收发芯片-202011394280.0
- 宋阳;吴建东;刘建新;赵鹏;李林旭 - 深圳市国微电子有限公司
- 2020-12-02 - 2021-04-02 - H03M1/14
- 一种流水线模数转换器及收发芯片，初始量化电路对输入信号进行1倍的放大以输出初始输出信号，根据初始参考电平对输入信号进行量化以输出初始量化信号；第1个中间量化电路和第i+1个中间量化电路为根据上一级的量化信号对上一级的输出信号进行量化以输出第1中间量化信号或第i+1中间量化信号，并根据上一级的量化信号对上一级的输出信号进行运算以输出第1输出信号或第i+1输出信号；i为小于n的自然数；末端量化电路根据第n中间量化信号生成末端参考电平，根据末端参考电平对第n输出信号进行量化以输出末端量化信号；延迟对准电路对初始量化信号、n个中间量化信号以及末端量化信号进行延时对准和错位相加并输出总量化信号；提高了比较的精度。
- 光-数字转换器装置和用于光-数字转换的方法-201980026341.7
- 罗希特·兰加纳坦;拉维·库马尔·阿杜苏姆阿利;迪内希·库鲁甘蒂 - AMS有限公司
- 2019-04-16 - 2021-03-16 - H03M1/14
- 一种用于光‑数字转换的方法，包括将时间积分器电路(10)设置为参考状态，并且开始在积分时间(Atime)的持续时间内对来自传感器器件(PD)的电荷进行积分。积分信号(OPOUT)产生并表示积分电荷。积分信号(OPOUT)与可调参考信号(Vref)进行比较。当该比较结果表明积分信号(OPOUT)已经达到积分范围(Vdiff)时，产生第一计数(C1)，其中，积分范围(Vdiff)由低压和高压(VL、VH)定义。当该比较结果表明积分信号(OPOUT)已经达到可调参考信号(Vref)时，产生第二计数(C2)。当第二计数(C2)已经产生时，以离散步长递增可调参考信号(Vref)。然后，当该比较结果表明积分信号(OPOUT)已经达到积分范围(Vdiff)时，将时间积分器电路(10)复位到参考状态。所产生的第一计数作为第一计数信号(CT_LOUT)而采集，并且所产生的第二计数作为第二计数信号(CT_COUT)而采集。最后，数字输出信号(ADC_OUT)根据第一计数信号(CT_LOUT)和第二计数信号(CT_COUT)产生。
- 一种用于智能传感器的逐次逼近模数转换器电容优化方法-201711039954.3
- 樊华;李竞涛;冯全源;李大刚;胡达千;岑远军;苏华英 - 电子科技大学
- 2017-10-31 - 2021-02-05 - H03M1/14
- 该发明公开了一种用于智能传感器的逐次逼近模数转换器电容优化方法，为了减少不必要的损失包括：设计复杂度、芯片面积、功耗、速度等，同时减小电容失配误差，本发明提出了一种不同于传统的电容阵列优化方案：通过电容排序，组合并调整电容阵列，使得ADC的电容失配误差得到减小，提高精度；相较于传统技术，本发明不需要增加额外的电容。
- 一种基于电荷再分配的超低功耗逐次逼近型模数转换器-201811426264.8
- 丁瑞雪;董绍鹏;党力;刘术彬;朱樟明;杨银堂 - 西安电子科技大学
- 2018-11-27 - 2021-01-15 - H03M1/14
- 本发明涉及一种基于电荷再分配的超低功耗逐次逼近型模数转换器，包括：比较器、第一控制逻辑单元、第二控制逻辑单元、自举开关K1、自举开关K2、第一电容组、第二电容组、第三电容组、第四电容组和参考电压端。本发明通过将第二电容组和第四电容组在第一次切换完成后接入比较器两端，使得第一次切换过程不产生任何功耗，并且使电压完成再分配，完成其余位数的切换过程，减小了功耗，而且本发明采用二进制结构电容，桥接电容为单位电容，避免了桥接电容为分数电容时的问题，以电源电压Vref，共模电压Vcm和地电压GND三种电位所实现开关时序，从而进一步降低电容数量，提高了精度，实现了相对于传统时序99％以上的时序功耗缩减。
- 获得高DC增益和宽输出电压范围的放大器拓扑结构-201610496208.6
- 迈克尔·H·佩罗特;斯里塞·R·希沙姆拉杰;蒂莫西·A·蒙克 - 硅谷实验室公司
- 2016-06-29 - 2021-01-01 - H03M1/14
- 放大器拓扑结构获得增强DC增益以改进线性度，同时维持良好的信噪比。放大器包括提供放大器输出信号的放大器输出级。放大器还包括增加了输出级的感测放大器。感测放大器耦合至放大器输出以控制通过输出级的电流，从而根据放大器输出信号电压在放大器输出处获得与基本共源放大器相比减小的电压变化，并因此增强放大器的DC增益。
- 针对电荷型SAR-ADC寄生电容的校准方法-201711483390.2
- 杨小坤;张海峰;原义栋;胡毅;何洋;李振国;靳嘉桢 - 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司
- 2017-12-29 - 2020-09-01 - H03M1/14
- 本发明公开了一种针对电荷型SAR‑ADC寄生电容的校准方法，所述电荷型SAR‑ADC包括LSB电容阵列，将LSB电容阵列的所有上极板与第一补偿电路的一端相连，第一补偿电路的另一端接任意恒定电位，第一补偿电路由第一固定电容C
- 模数转换器-201880055430.X
- N·瑟瑞文斯塔文;J·S·卡维拉达 - 德克萨斯仪器股份有限公司
- 2018-07-06 - 2020-04-17 - H03M1/14
- 在一些示例中，系统(500)包括模数转换器(ADC)(520)，以接收模拟输入信号(502)和复位信号(522)。ADC(520)将模拟输入信号(502)转换成数字信号(524)。系统(500)还包括耦合至ADC(520)的数模转换器(DAC)(536)，以将数字信号(524)转换成内部模拟信号(537)。系统(500)进一步包括耦合至DAC(536)的第一电容器(534)，以接收内部模拟信号(537)。系统(500)包括耦合至第一电容器(534)的第一开关(532)，以将模拟输入信号(502)提供给第一电容器(534)。系统(500)还包括第二开关(538)，以将第一电容器(534)耦合至接地。
- 一种两步式增量模拟-数字转换器及两步式转换方法-201610544946.3
- 陈楠;姚立斌;张济清;钟升佑;纪忠顺;李正芬;邹梅;韩庆林 - 昆明物理研究所
- 2016-07-12 - 2019-10-01 - H03M1/14
- 本发明提供一种两步式增量模拟‑数字转换器，包括由加法电路、N‑1个级联的积分器、分步选择积分器、比较器、复选器、数字‑模拟转换器构成的构成的三角积分调制器，以及由N阶数字滤波器和抽取器构成的抽取滤波器，其特征在于：第一复选器的一输入端接输入信号Vin、输出端接加法电路，加法电路的输出端接N‑1个级联积分器，N‑1个级联积分器的输出端接第二复选器的输入端，第二复选器的输出端分别与第一、第二分步选择积分器相连，第一、第二分步选择积分器输出端接第三复选器的输入端，同时第一分步选择积分器的输出端接第一复选器的另一输入端，第三复选器输出端接比较器，比较器输出端分别与加法电路、抽取滤波器相连。精度高、低功耗、转换快、信噪比高。
- 模数转换器-201680088686.1
- 哈希姆·扎尔·霍西尼;王峰;安德烈杰·拉德基 - 华为技术有限公司
- 2016-08-30 - 2019-06-25 - H03M1/14
- 本发明提供了一种生成输入信号的电压的数字表示的模数转换器，所述模数转换器包括：多个电压生成器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所述控制输入的信号的输出；比较级，用于将所述输入信号与所述电压发射器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；以及用于接收所述比较器输出的控制器，所述控制器用于：(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B1位；随后(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B2位，其中V2小于V1。
- 一种逐次逼近型模数转换器-201820911650.5
- 皮德义;彭舟 - 新港海岸（北京）科技有限公司
- 2018-06-12 - 2019-02-19 - H03M1/14
- 本申请提供一种逐次逼近型模数转换器，包括DAC Array、比较器和SAR逻辑单元。SAR逻辑单元包括亚稳态清除单元，所述逐次逼近型模数转换器还包括：与比较器的输出端连接的一组阈值不同的处理器，该一组阈值不同的处理器中的各个处理器的输出端均连接至SAR逻辑单元中的亚稳态清除单元。各处理器分别将比较器输出的比较结果与各自的阈值进行比较得到一处理结果，并将得到的处理结果发送至亚稳态清除单元；亚稳态清除单元依据各处理器分别发送的处理结果判断比较器是否发生异常；当判断比较器发生异常时，SAR逻辑单元按照预设的填表规则进行填表处理。本申请能够提高SAR ADC的转换速度，从而提高SAR ADC的性能。
- 专利分类
