[发明专利]一种分割环栅的抗辐照MOSFET

说明书

技术领域

本发明属于半导体器件领域，尤其涉及对环栅金属氧化物半导体场效应晶体管（以下文件中用MOSFET符号）进行分割的方法。

背景技术

半导体集成电路广泛应用于食品辐照保藏、医疗用品辐射灭菌消毒、辐射化工、航天航空及核工业等领域中。这些辐照环境会对半导体器件造成损伤，使器件的阈值电压、跨导、驱动电流及泄漏电流等参数发生退化，最终导致电路失效。

为保证半导体集成电路在辐射环境中仍能可靠地完成预定功能，必须采取各种技术措施来减小辐照对半导体器件的影响。这些措施包括：使用绝缘体上硅（SOI）、砷化镓（GaAs）、氮化镓（GaN）等有较强抗辐照性能的新材料；采用优质抗辐射栅介质膜、改进栅氧化方法和优化工艺条件、减少栅氧化层厚度、管壳上涂敷抗辐射涂层、采用真空封装对器件进行抗辐照加固；还可从电路设计的角度考虑，优化电路结构，采用环栅版图、加入保护环，增强集成电路的抗辐照性能。其中，电流镜作为模拟集成电路最基本的单元电路之一，其版图设计时要求各镜像器件集中在一起，整体结构尽量对称，以提高电路的匹配性能。辐射环境应用时，电流镜各器件同样要进行抗辐照设计。本发明的分割环栅方法可以满足电流镜抗辐照设计时对版图的要求。

环栅结构是版图设计上可采取的有效抗辐照措施之一。图1是一个环栅MOSFET的版图示意图，它包括漏/源极1、栅极2和源/漏极3。可以看到，环栅MOSFET的栅极2是环形结构，不存在栅宽方向的边缘，消除了源漏之间的边缘寄生漏电通道，可有效地抑制辐照引起的泄漏电流性能的退化。但是，由于下图中环形栅的周长为器件栅宽W，而环的径向上的栅的尺寸为器件栅长L，因此环栅器件难以实现较小的宽长比W/L。实际上，MOSFET泄漏电流还包括沟道中源漏之间两个PN结间的漏电，而此泄漏电流与器件W/L成正比。因此，环栅器件结构不利于降低源漏之间的PN结漏电。此外，环栅结构面积较大，不利于芯片集成。

发明内容

本发明的目的是为了解决环栅W/L难以做小的问题，对环栅MOSFET进行分割，以期减小环栅栅宽W，降低沟道泄漏电流，同时节约面积，有利于芯片集成。

环栅MOSFET的栅极形状可为多边形环、或圆环等，实际应用中，常用有矩形环、六角形环、圆环等。

如图2，本发明以矩形环栅MOSFET为例进行介绍,分割后该环栅MOSFET包括漏/源极1、栅极2、源/漏极3和分割区4，以下所述的分割内容对其他栅极形状同样适用。

本发明按照分割环栅的思想即用分割区4对环栅MOSFET晶体管进行分割，分割成两个及以上的MOSFET晶体管，分割后的各个MOSFET之间是共源/共漏或者是共栅共源/共栅共漏结构。

对环栅的分割可以将原本W/L较大的单独一个MOSFET器件分为若干个W/L较小的MOSFET器件。下面以将环栅MOSFET分割为两个MOSFET为例来介绍本发明。如图2所示，两个分割区4将环栅MOSFET分割为两个MOSFET。这两个MOSFET的漏/源极1、栅极2和源/漏极3均为原环栅MOSFET的一部分。其沟道长度L与原环栅MOSFET相同，但沟道宽度W减小。本发明就分割区4的不同实现方式提出了三种不同的结构。

结构一的版图示意图，如图2，其整个分割区4用场氧5实现，用来隔离出两个MOSFET。分割区的位置与尺寸可以决定两个MOSFET的宽长比W/L。增加分割区4的数量，可以形成若干个共源/共漏MOSFET，由于小的W/L，具有一定的抗辐照效果。图4是图3中AA'处的剖面示意图。

在分割环栅MOSFET的同时，环栅栅极的分割处产生了栅宽边界，即图2中栅极2和分割区4的接触界面。这些边界的存在会诱生源漏间边缘寄生漏电通道。为了抑制这些寄生漏电通道，在分割区4中，从栅极2和分割区4的接触界面开始生长一段多晶硅栅（或金属栅）7，如图5和图8。P+多晶硅栅和金属栅（如铝、铜）的功函数比N+多晶硅栅大，因此相同条件下P+多晶硅栅和金属栅（如铝、铜）MOSFET的阈值电压比N+多晶硅栅MOSFET的大。因此，为了抑制寄生漏电通道，对于PMOS晶体管，分割区采用N+多晶硅栅（或金属栅）；对于NMOS晶体管，分割区采用P+多晶硅栅（或金属栅）。同时，多晶硅栅（或金属栅）7下的栅氧薄，生长质量高，辐照产生的氧化层固定电荷和硅与二氧化硅（Si-SiO₂）界面态少。而且场氧未与分割后的MOSFET的栅氧直接接触，减弱了这两种氧化物的界面对器件的影响，可以进一步增强器件的抗辐照性能。