[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年9月6日提交的申请号为10-2011-0089992的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

示例性实施例总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括导电图案的半导体器件及其制造方法。

背景技术

为了高度地集成半导体器件，减小图案中的线宽和图案之间的间隔宽度以在有限的面积上形成更多的图案。光刻工艺因其在进一步地减小图案的线宽和图案之间的间隔宽度方面的有限的分辨率而在形成图案方面具有很多限制。

为了用比光刻工艺的分辨率极限大的细线宽来形成细图案，在通过重叠图案来形成细图案的情况下和在使用间隔件图案化技术来形成细图案的情况下，使用双图案技术。

半导体器件包括多个金属线和与金属线耦接的多个接触焊盘。因此，需要用于在窄的区域中有效地布置多个金属线和多个接触焊盘的布局方案。

发明内容

示例性实施例涉及一种有效地布置有多个导线和多个接触焊盘的半导体器件及其制造方法。

根据本发明的一方面，一种半导体器件包括：至少4个导线组，所述至少4个导线组被平行布置在一个存储器单元块之上，并且每组被配置成包括导线；第一接触焊盘，所述第一接触焊盘可以在第一方向上与4个导线组中的两个导线组的导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘可以在与第一方向相反的第二方向上与4个导线组中的其余两个导线组的导线的各个端部耦接。

根据本发明的另一方面，一种半导体器件包括：第一至第八导线组，所述第一至第八导线组被平行布置在一个存储器单元块之上并且每个都被配置成包括导线；第一接触焊盘，所述第一接触焊盘在第一方向上和分别与第一、第二、第五以及第六导线组相对应的第一、第二、第五以及第六导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在与第一方向相反的第二方向上和分别与第三、第四、第七以及第八导线组相对应的第三、第四、第七以及第八导线的各个端部耦接。

根据本发明的另一方面，一种半导体器件包括：第一、第二、第五以及第六导线组，所述第一、第二、第五以及第六导线组被形成在一个存储器单元块区之上以及在存储器单元块区的一侧的第一接触焊盘区之上；第三、第四、第七以及第八导线组，所述第三、第四、第七以及第八导线组被形成在存储器单元块区之上以及在存储器单元块区的另一侧的第二接触焊盘区之上；第一接触焊盘，所述第一接触焊盘在第一接触焊盘区域之上与包括在第一、第二、第五以及第六导线组中的第一、第二、第五以及第六导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在第二接触焊盘区域之上与包括在第三、第四、第七以及第八导线组中的第三、第四、第七以及第八导线的各个端部耦接。第一、第二、第五以及第六导线和第三、第四、第七以及第八导线沿与相邻导线组的相反方向延伸和布置，并且第一至第八导线组的第一至第八导线沿与相邻导线组的相反方向延伸和布置，使得第一接触焊盘不彼此重叠，并且第二接触焊盘不彼此重叠。

根据本发明的另一方面，一种制造半导体器件的方法包括以下步骤：在形成有底层结构的半导体衬底之上形成导电层和硬掩模层；在所述硬掩模层上平行形成多个光致抗蚀剂图案，其中，所述光致抗蚀剂图案被划分成第一至第八组，第一、第二、第五以及第六组的光致抗蚀剂图案沿第一方向延伸，并且第三、第四、第七以及第八组的光致抗蚀剂图案沿与所述第一方向相反的第二方向延伸；在所述光致抗蚀剂图案的侧壁上形成间隔件；去除所述光致抗蚀剂图案；形成接触掩模以包围沿第一方向和第二方向延伸的间隔件之中的将要形成接触焊盘的区域上的间隔件；使用所述间隔件和所述接触掩模作为刻蚀掩模来将所述硬掩模层图案化；以及通过使用图案化的硬掩模层将所述导电层图案化，来形成多个导线和与所述导线耦接的多个接触焊盘。

附图说明

图1是根据本发明的一个实施例的半导体器件的布局图；以及

图2至图13是用于说明根据本发明的一个实施例的半导体器件及其制造方法的平面图和截面图。

具体实施方式

在下文中，将参照附图详细地描述本发明的一些示例性实施例。提供附图是为了允许本领域的技术人员理解本发明的不同实施例的范围。

在本发明的实施例中，以制造包括源极和漏极选择线、2个传输晶体管栅极线以及64个单元栅极线的半导体器件的方法作为一个实例来展开描述。