[发明专利]半导体装置、电气光学装置、电力转换装置及电子设备

说明书

技术领域

本发明涉及半导体装置、电气光学装置、电力转换装置及电子设备等。

背景技术

单晶硅由于大口径、高品质且廉价而能够用作使许多材料的单晶生长的基板。

在这些材料中，带隙为2.2eV(300K)这么高的作为宽带隙半导体材料的立方晶碳化硅(3C-SiC)作为次世代的低损耗的功率设备用半导体材料而受到期待，尤其从能够在廉价的硅基板上进行膜生长或单晶生长(异质外延)这一点来说，也非常有用。

然而，立方晶碳化硅的晶格常数为0.436nm，比立方晶硅的晶格常数(0.543nm)小20％左右。另外，立方晶碳化硅与立方晶硅在热膨胀系数上存在8％左右的差。因此，在使单晶生长的立方晶碳化硅中容易产生大量的空隙或错配转移，难以获得结晶缺陷少的高品质的外延膜。

对用于解决这种问题的技术进行了研究，例如在专利文献1中，在碳化硅的生长用基板的表面形成掩膜层后，在掩膜层形成开口部以使基板表面露出，来进行单晶碳化硅的外延生长，将开口部的高度设为开口部的宽度的2^1/2以上且超过所形成的单晶碳化硅的厚度的高度。

【在先技术文献】

【专利文献】

【专利文献1】日本特开平11-181567号公报

然而，在掩膜层的正上方，在单晶碳化硅膜缔合而形成的缔合部存在缺陷(缔合缺陷)。因此，在单晶碳化硅膜的表面形成半导体元件的情况下，在半导体元件的源极区域附近或漏极区域附近形成的耗尽层有时会横穿缔合缺陷。其结果是，存在泄漏电流增加且元件特性受损这样的问题。

发明内容

本发明的一方式提供一种能够抑制元件特性的降低的半导体装置、电气光学装置及电子设备。

本发明的一方式涉及的半导体装置的特征在于，包括：含有硅的基体；配置在所述硅的表面的第一碳化硅膜；配置在所述第一碳化硅膜的表面的掩膜件；对所述掩膜件的开口部的所述第一碳化硅膜及所述掩膜件进行覆盖的第二碳化硅膜，包括所述第二碳化硅膜的至少一部分的半导体元件具备主体接触区域，所述主体接触区域包括所述第二碳化硅膜的缔合缺陷。

主体接触区域是指用于对形成在该主体接触区域的下方的主体区域的电位进行固定的杂质区域。主体接触区域是几乎不对元件特性造成影响的区域。根据该结构，半导体元件的主体接触区域配置在俯视观察下与缔合缺陷所在的缔合部重叠的位置，因此半导体元件的源极区域或漏极区域配置在俯视观察下与缔合部不重叠的位置。即，源极区域或漏极区域等对元件特性造成较大影响的区域配置在与缔合部不重叠的位置。由此，在源极区域附近或漏极区域附近形成的耗尽层也配置在俯视观察下与缔合部不重叠的位置。因此，避免耗尽层横穿缔合部的情况。因此，能够抑制泄漏电流的产生。由此，能够抑制元件特性的降低。

另外，所述第二碳化硅膜可以通过以所述掩膜件的开口部的所述第一碳化硅膜为基点进行外延生长而成。

另外，在本发明的半导体装置中，可以构成为，所述半导体元件还具备包括源极区域、漏极区域、栅极区域的晶体管区域，在所述主体接触区域与所述漏极区域之间配置所述源极区域，在所述晶体管区域没有配置所述缔合缺陷。

根据该结构，半导体元件的源极区域或源电极、漏极区域或漏电极及栅极区域或栅电极配置在俯视观察下与具有缔合缺陷的缔合部不重叠的位置，因此在俯视观察下在与源电极、漏电极及栅电极重叠的区域形成的耗尽层也配置在俯视观察下与缔合部不重叠的位置。因此，在大范围内避免耗尽层横穿缔合部的情况。由此，能够在大范围内抑制泄漏电流。

另外，在本发明的半导体装置中，可以构成为，所述掩膜件在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，所述缔合缺陷沿着所述第一方向配置，所述主体接触区域在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，所述源极区域、所述漏极区域及所述栅极区域沿着所述主体接触区域配置。

根据该结构，半导体元件的主体接触区域、源极区域或源电极、漏极区域或漏电极及栅极区域或栅电极在俯视观察下彼此平行地呈线状形成，因此能够实现高密度的元件结构。由此，能够采用多个半导体元件排列配置的结构。这种情况下，各栅电极的活性区域的上部分的长度(以下称作指长)的合计构成通道宽度。由此，多个栅电极在每单位面积排列配置，能够增大每单位面积的通道宽度。由此，能够实现可抑制元件特性的降低且在小的元件面积流过大量的电流的半导体装置。

另外，在本发明的半导体装置中，优选所述第二碳化硅膜为立方晶碳化硅膜。