[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种在沟道区和源漏区下方形成稀土氧化物层的半导体结构及其形成方法。

背景技术

随着半导体技术的发展，半导体基本元件金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸的不断缩小，当特征尺寸进入深亚微米乃至纳米量级时，原来大尺寸下并不存在或者并不显著的不利于器件性能的一系列效应逐渐显现出来。例如亚阈值电压降低、漏致势垒降低和漏电流过大等效应。

为解决上述问题，一种方案是根据器件类型不同对器件的特定区域引入相应的应力，从而提高器件的载流子迁移率，进而提升器件性能。在深亚微米和纳米级器件中，合适的应力对提升器件性能是至关重要的。传统的应力引入方式包括：在源漏区掺入替位式元素以改变晶格常数，或者在形成器件结构之后另外生长应力帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节，工艺复杂。并且，随着器件特征尺寸的进一步缩小，传统的应力引入方式将难以形成有效的应力，从而难以达到显著提高半导体器件性能的效果。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中小尺寸器件漏电严重以及应力引入困难、工艺复杂和应力效果不理想的缺陷。

为达到上述目的，本发明一方面提供一种半导体结构，包括：半导体衬底；形成在所述半导体衬底上的稀土氧化物层；和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区。其中，所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为：a=(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15%。

在本发明的一个实施例中，所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，稀土氧化物层的厚度不宜过小。

在本发明的一个实施例中，所述稀土氧化物层的材料包括：(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合，其中x的取值范围为0-1。

在本发明的一个实施例中，所述稀土氧化物层通过外延生长形成。

在本发明的一个实施例中，所述源区和漏区以及所述沟道区通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。

在本发明的一个实施例中，所述源区和漏区以及所述沟道区的材料包括：Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。

在本发明的一个实施例中，所述源区和漏区的材料为金属。对于具有金属源漏的CMOS器件，稀土氧化物层主要对沟道区引入应力。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，进一步提高器件的驱动电流。

本发明另一方面还提供一种半导体结构的形成方法，包括以下步骤：S01：提供半导体衬底；S02：在所述半导体衬底上形成稀土氧化物层；和S03：在所述稀土氧化物层上形成沟道区，以及在所述沟道区两侧形成源区和漏区。其中，所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为：a=(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15%。

在本发明的一个实施例中，所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，稀土氧化物层的厚度不宜过小。