[发明专利]一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管的驱动电流大、亚阈斜率小，适合低电压低功耗应用。 

背景技术

隧穿场效应晶体管已经得到广泛关注，它是一种新型的低功耗器件，与MOSFET相比较，其优势在于可以减少亚阈泄漏，且亚阈斜率可以突破kT/q的限制，在低功耗应用上表现出巨大的潜力。然而，目前平面工艺下的硅隧穿场效应晶体管的驱动电流小，其驱动电流较MOSFET低几个数量级，使得其应用的电路性能不足；另外，隧穿场效应晶体管的亚阈斜率仍可以继续减少，以便于在更低电压下的应用。针对这些存在的问题，提出了很多优化和提升隧穿场效应晶体管性能的方案，如采用非硅材料的半导体，采用PNPN结构，采用异质结结构等。 

图1(a)是平面的隧穿场效应晶体管(TFET)剖面图，其中101为TFET的源区，102是TFET的漏区以及103是TFET的栅绝缘介质层。图1(b)是进行性能优化的PNPN结构的隧穿场效应晶体管，其中104是源区，105是漏区，106是栅绝缘介质层以及107是在源端未处插入的一个很薄的掺杂口袋107，其掺杂类型与漏的掺杂类型相同、与源的掺杂类型相反。因为掺杂口袋要求很薄，这增加了器件的实现难度，给工艺提出了挑战。对于N型TFET，漏端正电压偏置；当栅电压增加时，源与沟道处的隧穿电流随之增加。 

发明内容

本发明的目的在于提出一种可以提升驱动电流，同时减少亚阈斜率的隧穿场效应晶体管。本发明还给出了该器件的制造方法。 

本发明提出的隧穿场晶体管具有三个掺杂口袋(pocket)，其中第一和第二掺杂口袋与源区掺杂类型相同，第三掺杂口袋则与源区掺杂类型相反并位于所述的两个掺杂口袋与源区之间。这三个掺杂口袋的目的在于夹在第一、第二掺杂口袋与源区之间的第三掺杂口袋将被耗尽，这会使得源端隧穿结处的电场增加，隧穿宽度减少，从而提升驱动电流且减少亚阈斜率，最终晶体管的性能得到提升；另外由于第一、第二掺杂口袋与源区共同耗尽的增强作用，使得对第三个掺杂口袋的掺杂工艺要求放宽，从而降低了工艺难度。通过控制这三个掺杂口袋 的掺杂特性还可以继续优化器件性能。 

本发明提出的隧穿场效应晶体管(参图2)包括： 

具有第一种掺杂类型的半导体衬底201； 

在半导体衬底201上形成的具有第一种掺杂类型的源区203； 

在半导体衬底201上形成的具有第二种掺杂类型的漏区208； 

在半导体衬底201上形成的具有第二种掺杂类型并且毗邻源区203的第三掺杂口袋202； 

在半导体衬底201上形成的具有第一种掺杂类型的并且毗邻第三掺杂口袋202的第一掺杂口袋204和第二掺杂口袋205； 

在半导体衬底201上，在源区203和漏区208之间、去除第一掺杂口袋204和第二掺杂口袋205外的区域所形成的沟道区213； 

形成覆盖沟道区的第一绝缘层206； 

在第一绝缘绝缘层206上形成的第一导电层207； 

覆盖源区203、漏区208、第一导电层207上的第二绝缘层209； 

在第二绝缘层209中形成源区203上的源电极212，漏区208上的漏电极210和由第一绝缘层206和第一导电层207组成的栅叠层区上的栅电极211； 

其中，半导体衬底201可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料；第一绝缘层206的绝缘材料可以是氧化硅、氧化铪、氧化钽、氧化镧、氧化氟等高介电常数的栅材料；第一导电层207的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料；第二绝缘层209的绝缘材料可以是氧化硅或氮化硅；所述源、漏、栅电极的导电材料可以是铝、铜和钨等金属；第一种掺杂类型与第二种掺杂类型使用的掺杂杂质类型相反，可以是硼与磷、硼与砷等。 

本发明提供的隧穿场效应晶体管的一种制备方法包括： 

1)提供一个具有第一种掺杂类型的半导体衬底； 

2)在所述半导体衬底上淀积形成第一层光刻胶； 

3)掩膜曝光光刻出第一掺杂口袋的图形； 

4)离子注入形成第二种掺杂类型的杂质的第三掺杂口袋； 

5)第一层光刻胶剥离； 

6)氧化或淀积形成第一绝缘层、第一导电层和第一层硬质掩膜； 

7)淀积形成第二层光刻胶；